JPS61208698A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体記憶装置、詳しくは、記憶情報を容量結
合によって伝達する半導体記憶装置に関するものである
。

従来の技術 従来のＣＭＯＳスタティックメモリは第３図に示すよう
なＭＯＳトランジスタによるフリップフロップ回路構成
になっている。図中のＱ、−’ｂはＮ゛チヤンネル駆動
用ＭＯ８）ランジスタである。

この駆動用のＮＭＯ５）ランジスタＱ１．（ｈは互いの
ゲート部を各他方のドレイン部に接続する交差結合を行
い、まな各々のドレイン部に負荷素子としてＰＭＯｇ）
ランジスタＱｓ−Ｑｂを接続してフリップフロップ回路
を構成している。ＰＭＯｇ）ランジスタＱｓ−Ｑｂの他
端は電源端子ｖｎＤに接続されている。また、）１ＭＯ
８）ランジスタＱ４．Ｑ２のソース部は電源端子ｖ０に
接続されている。

更に、第３図示回路中の各ノード）ｆ、　、　Ｎ２は、
信号転送［ＮチャンネルＭｏｓトランジスタＱｓ−Ｑａ
を介して、デー−２インＤ、Ｄにそれぞれ接続されてい
る。また墳チャンネルＭＯ８）ランジスタＱｓ　＝９４
のゲート端子にはアドレスラインムＤＤが接続されてい
る。

メモリセルを構成する駆動用ＮチャンネルＭＯＳトラン
ジスタＱｔ−Ｑｔが選択されて、データの書込み、読出
しが行われるＫは、データラインＤ、）に情報が伝達さ
れ、内時に、アドレスラインによって）１ＭＯ８）ラン
ジスタＱｓ　、ＱａがＯＡＴ状態にガると、データライ
ンの情報が同ＮＭＯ８）ランジスタＱｓ＝９４を介して
、ツリツブフロップ構成め駆動用ＮＭＯ８）ランジスタ
Ｑ１．Ｑ２に伝達され、情報を書き込むことになる。

また情報の読み出しは、フリップフロップ回路構成中の
各ノードＮ、　、Ｎ２の情報を１ＭＯ８）ランジスタＱ
ｓ　、Ｑａ　ｔ”介してデータラインＤ、Ｄに伝達する
。

上述したスタティックメモリのメモリセルのマスクレイ
アウトは第４図の構造が知られている。

第３図中で、１１Ｌ〜１ｄはアルミニウム電極、２はＰ
型半導体層、３はＮ型半導体層、４．５はゲート電極で
ある。

発明が解決しようとする問題点 前記したスタティックメモリは第４図のマスクレイアウ
ト構造に示すように、駆動用ＮＭＯ８）ランジスタＱ１
−Ｑ２及び、負荷用ＰＭＯ１９）ランジスタＱｓ　＝Ｑ
ｂを接続するためのマスクが必要であり。

高い合せ精度が要求される工程であるために、厳しい設
計ルールが必要である。また接続するコンタクト穴が増
加する程、穴あけ歩留が低下するという問題があった。

本発明はこれらの問題点を解決する目的で、コンタクト
穴の数を減少させて、製造が容易な半導体記憶装置を提
供するものである。

・問題点を解決するための手段 本発明は複数のＭｏ５）ランジスタによる交差結合フリ
ップフロップ構成の信号伝達を容量結合によって行った
ものである。

作用 この発明により、コンタクト穴の数を減少させて、製造
が容易な半導体記憶装置を得るものであ　　　　゛る。

実施例 第１図の本発明実施例記憶装置の回路図を用いて詳細に
説明する。

図中のＱｌ−９２はにチャンネルの駆動用Ｍｏｓトラン
ジスタである。Ｑｓ＝９４はにチャンネルの信号転送用
ＭＯ８）ランジスタｓ　Ｑ５．Ｑ４はＰチャンネルの負
荷用トランジスタ、Ｄ、Ｄはデータライン、ム！＋塾は
アドレスラインである。相補対結合の両ＭＯ８）ランジ
スタＱ１−Ｑｓ及び同Ｑ２−Ｑ６は各々インバータを構
成し、それぞれの端部は電源電位ｖＩ）！＋または接地
電位ｖＩＩに接続されている。インバータのドレイン部
、すなわち、回路中の各ノードＨ，、Ｎ２は信号転送用
の各ＮＭＯ５！）？ンジスタＱｓ　＝Ｑａのドレイン部
またはソース部に接続されておシ、同ＮＭ０５）＝７ン
ジスタＱｓ−Ｑａの他端はそれぞれデータ２インＤ、Ｄ
に接続している。ノードに、は記憶情報を転送する容量
Ｃ１を介して相補対結合の両ＭＯ５）ランジスタＱ２−
　Ｑａのゲート電極に接続されており、同両ＭＯ８）ラ
ンジスタＱ２−Ｑ６を駆動する。また、ノードＮ２は容
量ｃ２を介して相補対結合の両ＭＯ８）ランジスタＱ１
゜Ｑ、のゲート電極に接続され、同両ＭＯ５）ランジス
タＱ１−Ｑｓｔ駆動する。このようにして、各ノードＮ
１．Ｎ２の信号は、それすれ容量ｃ、　、ｃ２を介して
、各他方の相補対結合の両Ｍｏｓトランジスタでなるイ
ンバータのゲート電極に伝達される変声結合のフリップ
フロップ回路となっている。

データが前記フリップフロップに蓄積される手ｌｌ［を
説明する。

データラインＤ、Ｄに情報が伝達されると、アドレスラ
インム。、によって１ＭＯ８）ランジスタＱｓ、Ｑａが
オン状態になり、データラインＤ、Ｄの情報が両ＮＭＯ
８）ランジスタＱｓ−Ｑａを介してフリップフロップの
各ノードＮ１．Ｎ２に伝達される。

今、一方のデータラインＤが情報”Ｈ＃、他方のデータ
ラインＤが情報“ム”、とすると各ノードＮ、　、Ｎ２
は、それぞれ１［”、・Ｌ”となる。そして、各ノード
’１　ｍＮ２の情報は情報伝達用の容量ａ、、Ｃ，に伝
達される。仁の情報により容量Ｇ１はノードＮ、の１Ｈ
”によって＠Ｈ”に引っばられ、容量結合によって１１
′端の電位を”Ｈ”に押し上げ、ＭＭＯ＆　）ランジス
タＱｘｔ−オン、ＰＭＯｇ）ランジスタＱａ　ｔオフに
し、ノードＮ２端の電位を・Ｌ″にする。

一方ノードＨ２端の′″Ｌ′Ｌ′電位Ｃ２の容量結合に
よってＨ；端の電位を”Ｌ″に引っばり、ＮＭＯＢトラ
７ジ２／　Ｑ２ｔオフ　、　Ｐ　Ｍｏ８　）　５　ンジ
スタＱａ　’ｆｒオンさせノードＮ、端の電位を・Ｈ・
にする。

アドレス表。が°Ｌ”になっても、相補対結合両ＭＯＳ
トランジスタＱ４．Ｑｓ、同Ｑ２．Ｑ６および両容量Ｃ
１，Ｃ２で構成されるフリップフロップによって信号伝
達をくりかえし各ノードＮ、　、Ｎ２端の電位１それぞ
れ°Ｈ”、“Ｌ”の互いに反転状態に維持する。

情報の読み出しの場合は、アドレスラインが・Ｈ”にな
り各ＮＭＯｆ！５）ランジスタＱｓ、Ｑａがオンすると
各ノードＮ、　、Ｎ、端の電位がそれぞれデータライン
Ｄ、Ｄに伝達され、蓄積情報を読み出すことになる。

ところで、本発明の実施例を具現したマスクレイアウト
として、第２図を挙げる。この例は、第４図示の従来例
と比較してわかるように、アルミニウム電極１Ｃの配線
からうンタク□ト穴が取９除かれている。したがって、
とめ分だけ、従来例より製造性も向上する。　　　　　
　　　□このように容量結合によって信号の伝達を行な
うことにより、従来の構造よりもコンタクト穴を減少さ
せる仁とが出来るようになる。

発明の効果 本発明によって、コンタクト穴を減少させて、容量結合
を有する製造が容易な半導体記憶装置を提供することが
出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すスタティックメモリ回
路図、第２図は本発明実施例スタティックメそすのセル
マスクの平面図、第３図は従来のスタティックメモリ回
路図、第４図は従来のスタティックメモリのメモリセル
のマスクの平面図である。 １１Ｌ、１ｂ、１０，１（１・・・・・・アルミニウム
電極（配線）％２・・・・・・電源ＶＤＤ配線、３・・
・・・・電源ｖ、。 配線、４・・・・・・ＰＭＯＳゲート電極、６・・・・
・・ＮＭＯＳゲート電極、Ｑｌ−Ｑ２−Ｑ３１Ｑ４・・
・・・・１ＭＯ８）ランジスタｓ　Ｑ５＊Ｑ６・・・・
・・ＰＭＯＢ）ランジスタ％Ｃ１゜Ｃ２・・・・・・コ
ンデンサ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 Ｎｔ、ｌｈ、ｐｈ’、Ｎ１−−ノード シーツ。獅−−火１朋に７閾＝イ１Ｌ ｖ、Ｂ−−デ・タラｆン 第３図 ＡＤＤ−−−アｙレスラｆン

Claims (1)

【特許請求の範囲】
1. 複数のＭＯＳトランジスタによる交差結合フリップフロ
   ップの信号伝達を行なう前記交差結合部に容量を具備し
   、この容量によって信号伝達を行なうことを特徴とする
   半導体記憶装置。