JPS61217853A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS61217853A JPS61217853A JP5797285A JP5797285A JPS61217853A JP S61217853 A JPS61217853 A JP S61217853A JP 5797285 A JP5797285 A JP 5797285A JP 5797285 A JP5797285 A JP 5797285A JP S61217853 A JPS61217853 A JP S61217853A
- Authority
- JP
- Japan
- Prior art keywords
- control
- adapter
- section
- processor
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はマイクロプログラム制御により動作するプロ
セッサ部と、周辺装置（デバイス）とのインタフェース
をとるアダプタ部とよりなる入出力制御装置に関するも
のである。
セッサ部と、周辺装置（デバイス）とのインタフェース
をとるアダプタ部とよりなる入出力制御装置に関するも
のである。
「従来技術」
従来の人出力制御装置はそれに接続される周辺′装置の
種類に応じて、その制御方法を変えていた。
種類に応じて、その制御方法を変えていた。
マイクロプログラム制御を用いた制御装置が安価に手に
入るようになると、入出力制御装置を２つの部分に分け
て構成する方式が一般的になって来た。すなわち入出力
制御装置をプロセッサ部と、周辺装置とのインタフェー
スをとるアダプタ部とで構成する。ここで一つの問題が
起きて来た。つまり接続されるべき周辺装置に対するア
ダプタに対応した制御情報をプロセッサ部に記憶するこ
とである。
入るようになると、入出力制御装置を２つの部分に分け
て構成する方式が一般的になって来た。すなわち入出力
制御装置をプロセッサ部と、周辺装置とのインタフェー
スをとるアダプタ部とで構成する。ここで一つの問題が
起きて来た。つまり接続されるべき周辺装置に対するア
ダプタに対応した制御情報をプロセッサ部に記憶するこ
とである。
従来からこの記憶方法として２つの方法が考えられて来
た、その１つはプロセッ部内の制御記憶をＲＡＭ （
読み書き可能なメモリ）で構成し、これに対し外部の補
助記憶装置から必要な制御情報をロードする方法である
。この方法によると、システム構成により制御記憶の中
身を変更する必要があり、各種のアダプタ部が付加され
る場合にそのアダプタ部に必要なものを選択して制御記
憶に制御情報を書き込み構成するのに手間がかかった。
た、その１つはプロセッ部内の制御記憶をＲＡＭ （
読み書き可能なメモリ）で構成し、これに対し外部の補
助記憶装置から必要な制御情報をロードする方法である
。この方法によると、システム構成により制御記憶の中
身を変更する必要があり、各種のアダプタ部が付加され
る場合にそのアダプタ部に必要なものを選択して制御記
憶に制御情報を書き込み構成するのに手間がかかった。
他の方法として制御記憶を１２０Ｍ（読み出し専用メモ
リ）で構成する方法である。この方法によると実装され
るアダプタの種類が多くなると、対応するＲＯＭの容量
が大きくなり、全てのものを制御出来なくなる。そこで
そのＲＯＭを何種類かに分けて構成し、そのＲＯ？ｌの
内容により、制御されるアダプタ部の組合せを制限する
必要があった。
リ）で構成する方法である。この方法によると実装され
るアダプタの種類が多くなると、対応するＲＯＭの容量
が大きくなり、全てのものを制御出来なくなる。そこで
そのＲＯＭを何種類かに分けて構成し、そのＲＯ？ｌの
内容により、制御されるアダプタ部の組合せを制限する
必要があった。
この発明の目的は、アダプタに搭載した１２０Ｍに制御
情報を記憶し、この制御情報をプロセッサ部に移送する
事により、アダプタ部の種類、構成が変化した場合に容
易に対処出来る入出力制御装置を提供する事にある。
情報を記憶し、この制御情報をプロセッサ部に移送する
事により、アダプタ部の種類、構成が変化した場合に容
易に対処出来る入出力制御装置を提供する事にある。
「問題点を解決するための手段」
この発明によればマイクロプログラム制御によるプロセ
ッサ部と、周辺装置とのインタフェースを取るアダプタ
部とからなる入出力制御装置においてアダプタ部のＲＯ
Ｍにそのアダプタ部に対応した制御情報を記憶しておき
、プロセッサ部は複数のアダプタ部を付加するように構
成され、制御記憶を読み出してアダプタ部の制御を行う
が、その制御記憶はＲＡＭで構成される。プロセッサ部
はアダプタ部に対してそのＲＯＭの読出しアドレスを送
出して、そのＲＯＭ内の制御情報を読み出し、その読み
出した制御情報を制御記憶内に格納する。アダプタ部に
はプロセッサ部の指令により、制御情報を格納したＲＯ
Ｍを読出し、その読み出した制御情報をプロセッサ部に
送り出す。
ッサ部と、周辺装置とのインタフェースを取るアダプタ
部とからなる入出力制御装置においてアダプタ部のＲＯ
Ｍにそのアダプタ部に対応した制御情報を記憶しておき
、プロセッサ部は複数のアダプタ部を付加するように構
成され、制御記憶を読み出してアダプタ部の制御を行う
が、その制御記憶はＲＡＭで構成される。プロセッサ部
はアダプタ部に対してそのＲＯＭの読出しアドレスを送
出して、そのＲＯＭ内の制御情報を読み出し、その読み
出した制御情報を制御記憶内に格納する。アダプタ部に
はプロセッサ部の指令により、制御情報を格納したＲＯ
Ｍを読出し、その読み出した制御情報をプロセッサ部に
送り出す。
「実施例」
次にこの発明について図面を参照して詳細に説明する。
第１図はこの発明による入出力制御装置の一例を示す構
成図である。
成図である。
この発明の入出力制御装置は制御部１１．制御記憶１２
．アダプタインタフェース１３からなるプロセッサ部１
０と、制御回路２１．読み出し専用記憶（ＲＯＭ）２２
、プロセッサインタフェース２３からなるアダプタ部２
０とから構成される。
．アダプタインタフェース１３からなるプロセッサ部１
０と、制御回路２１．読み出し専用記憶（ＲＯＭ）２２
、プロセッサインタフェース２３からなるアダプタ部２
０とから構成される。
プロセッサ部１０の制御部１１はアダプタインタフェー
ス１３よりＲＯＭ ２２の読出しアドレスをアダプタ部
２０へ送付する。このＲＯ１’ｌアドレスを受は取った
アダプタ部２０はプロセッサインタフェース２３より受
は取った指令により制御回路２１を動作させ、ＲＯＭ２
２より１亥当するアドレスのデータを読み出し、プロセ
ッサインタフェース２３よりプロセッサ部１０にデータ
を転送する。これを受は取ったプロセッサ部１０は制御
部１１が動き、受信したデータを制御記憶１２内に格納
する０以上の動作でアダプタ部２０より制御情報の１語
の転送が完了する。
ス１３よりＲＯＭ ２２の読出しアドレスをアダプタ部
２０へ送付する。このＲＯ１’ｌアドレスを受は取った
アダプタ部２０はプロセッサインタフェース２３より受
は取った指令により制御回路２１を動作させ、ＲＯＭ２
２より１亥当するアドレスのデータを読み出し、プロセ
ッサインタフェース２３よりプロセッサ部１０にデータ
を転送する。これを受は取ったプロセッサ部１０は制御
部１１が動き、受信したデータを制御記憶１２内に格納
する０以上の動作でアダプタ部２０より制御情報の１語
の転送が完了する。
この動作をアダプタ部２０上の制御情報がつきるまで行
えばアダプタ部２０を制御する為の情報が全てプロセッ
サ部１０に移った事になり、以降の制御がプロセッサ部
１０により可能となる。
えばアダプタ部２０を制御する為の情報が全てプロセッ
サ部１０に移った事になり、以降の制御がプロセッサ部
１０により可能となる。
さらにプロセッサ部１０の制御記憶１２がＲＡＭで構成
されている為に、制御方式の一部変更が起こった場合に
は、１２０Ｍ ２２を書きかえずにＲＡＭ １２にロー
ドした内容を変更する事により対処が出来る。また複数
台の入出力側？１１ 装置がシステムに付加されている
場合には、外部の補助記憶装置から制御情報をロードす
る場合に比べて、各人出力制御装置が並行して制御情報
の取込みを行える為に、システムの起動処理の時間が短
くなるという利点もある。
されている為に、制御方式の一部変更が起こった場合に
は、１２０Ｍ ２２を書きかえずにＲＡＭ １２にロー
ドした内容を変更する事により対処が出来る。また複数
台の入出力側？１１ 装置がシステムに付加されている
場合には、外部の補助記憶装置から制御情報をロードす
る場合に比べて、各人出力制御装置が並行して制御情報
の取込みを行える為に、システムの起動処理の時間が短
くなるという利点もある。
「発明の効果」
この発明は以上述べたように、アダプタ部の制御情報を
アダプタ上のＲＯＭに格納し、実行時にその制御情報を
プロセッサ部のＲＡＭにロートする構成となっており、
プロセッサ部は付加するアダプタ部の種類を認識する必
要がない、又、外部にある補助記憶装置からシステム構
成に応した制御情報をロードするものに比べ、そのため
操作が不要であり、かつ複数の人出力制御装置を用いる
場合にそのシステムの起動処理時間が短くなるという効
果が得られる。
アダプタ上のＲＯＭに格納し、実行時にその制御情報を
プロセッサ部のＲＡＭにロートする構成となっており、
プロセッサ部は付加するアダプタ部の種類を認識する必
要がない、又、外部にある補助記憶装置からシステム構
成に応した制御情報をロードするものに比べ、そのため
操作が不要であり、かつ複数の人出力制御装置を用いる
場合にそのシステムの起動処理時間が短くなるという効
果が得られる。
第１図はこの発明による入出力制御装置の実施例を示す
ブロック図である。 ｌＯ：プロセソサ部、１１：制御部、１２：書換え可能
制御記憶、１３ニアダブタインタフエース、２０＝アダ
プタ部、２１；制御回路、２２：続出し専用記ｉｔ （
１？ＯＭ） 、２３ ：プロセソサインタフェース。 特許出願人 日本電気株式会社 代 理 人 草 野 ポル
１ 図
ブロック図である。 ｌＯ：プロセソサ部、１１：制御部、１２：書換え可能
制御記憶、１３ニアダブタインタフエース、２０＝アダ
プタ部、２１；制御回路、２２：続出し専用記ｉｔ （
１？ＯＭ） 、２３ ：プロセソサインタフェース。 特許出願人 日本電気株式会社 代 理 人 草 野 ポル
１ 図
Claims (1)
- （１）マイクロプログラム制御によるプロセッサ部と、
周辺装置とのインタフェースを取るアダプタ部とからな
る入出力制御装置において、 前記アダプタ部に設けられ、これに接続されるべき周辺
装置と対応した制御情報が記憶された読み出し専用記憶
と、前記プロセッサ部より入力された読出しアドレスに
対応する情報を前記読み出し専用記憶より読み出す手段
と、その読み出した内容を前記プロセッサ部に送り出す
手段と、 前記プロセッサ部に設けられ複数のアダプタ部を付加す
る為の手段と、そのアダプタ部の制御を行う手段と、そ
のアダプタ部の制御を行う為の制御情報を記憶する書換
え可能な制御記憶と、前記アダプタ部の前記制御情報を
格納した読出し専用記憶の読出しアドレスを前記アダプ
タ部へ送出する手段と、前記アダプタ部より送られた前
記読み出された制御情報を前記制御記憶内に格納する手
段とを設けたことを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5797285A JPS61217853A (ja) | 1985-03-22 | 1985-03-22 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5797285A JPS61217853A (ja) | 1985-03-22 | 1985-03-22 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61217853A true JPS61217853A (ja) | 1986-09-27 |
Family
ID=13070923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5797285A Pending JPS61217853A (ja) | 1985-03-22 | 1985-03-22 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61217853A (ja) |
-
1985
- 1985-03-22 JP JP5797285A patent/JPS61217853A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1167762A (en) | Input-Output Data Service Computer | |
| US4133028A (en) | Data processing system having a cpu register file and a memory address register separate therefrom | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPS6326802A (ja) | 大容量記憶装置媒体の管理方式 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH02227759A (ja) | 入出力制御装置 | |
| JPS60134952A (ja) | メモリアクセス方式 | |
| JPS63311403A (ja) | Ｐｃの入出力信号処理方式 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPH03238543A (ja) | データ通信装置 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS59226957A (ja) | デ−タ制御システム | |
| JPS5842512B2 (ja) | 帳票処理装置 | |
| JPH07281868A (ja) | 制御装置のデータ処理方法 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPH02259828A (ja) | ファイル併合処理方式 | |
| JPS61243548A (ja) | デ−タ記憶装置 | |
| JPH04205694A (ja) | 情報記憶装置を有する電子装置 | |
| JPS59139191A (ja) | メモリ回路 | |
| JPS6373345A (ja) | フアイル転送方式 | |
| JPH01290025A (ja) | ロム・データ記憶装置 | |
| JPS63237191A (ja) | メモリｉｃカ−ド | |
| JPH04299425A (ja) | プログラムロード方式 | |
| JPS6027293A (ja) | メモリチエツク方式 |