JPS61219090A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS61219090A JPS61219090A JP60060262A JP6026285A JPS61219090A JP S61219090 A JPS61219090 A JP S61219090A JP 60060262 A JP60060262 A JP 60060262A JP 6026285 A JP6026285 A JP 6026285A JP S61219090 A JPS61219090 A JP S61219090A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- output
- priority
- valid signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、CPU等の制御によシ発生した文字、グラ
フィック等の情報をCRT等の表示装置に出力する画像
表示装置に関するものでおる。
フィック等の情報をCRT等の表示装置に出力する画像
表示装置に関するものでおる。
第4図は例えば特開昭58−35592号公報に示され
た従来の画像表示装置のブロック゛接続図であり1図に
おいて、1a、1b、lcは画像メ−elJ、7.3は
それぞれ垂直および水平の分割位置指定レジスタ、4.
5はそれぞれ垂直および水平の定量位置カウンタ、6.
7はそれぞれ垂直および水平の走査位置カウンタ4,5
の値と垂直および水平の分割位置指定レジスタ2.3の
内容との大小を比較するそれぞれ垂直および水平の位置
検出回路、8は垂直および水平位置検出回路6゜7の出
力に従って、画像メモリ1a〜ICの中から一つを選択
する選択回路である。
た従来の画像表示装置のブロック゛接続図であり1図に
おいて、1a、1b、lcは画像メ−elJ、7.3は
それぞれ垂直および水平の分割位置指定レジスタ、4.
5はそれぞれ垂直および水平の定量位置カウンタ、6.
7はそれぞれ垂直および水平の走査位置カウンタ4,5
の値と垂直および水平の分割位置指定レジスタ2.3の
内容との大小を比較するそれぞれ垂直および水平の位置
検出回路、8は垂直および水平位置検出回路6゜7の出
力に従って、画像メモリ1a〜ICの中から一つを選択
する選択回路である。
かかる画像表示装置では、各画像メモリ1a。
1b、lcの各画像データを、上記カウンタ4′f。
たは5の値と分割位置指定レジスタ2または3の内容と
が例えば一致したとき1位置検出回路6゜1の出力に従
って、上記各画像メモリの1つを選択して出力するよう
に動作する。
が例えば一致したとき1位置検出回路6゜1の出力に従
って、上記各画像メモリの1つを選択して出力するよう
に動作する。
従来の画像表示装置は以上のように構成されているので
1画面分割における1分割線に付キ、1組の分割位置指
定レジスタ、走査位置カウンタ。
1画面分割における1分割線に付キ、1組の分割位置指
定レジスタ、走査位置カウンタ。
および位置検出回路が必要であり1例えば第3図に示す
よった画面の分割を行う場合、8組の上記回路が必要と
なり、構成部品点数が多大となるとともに2枚の画面の
重複部分については、どちらを優先させるかの判断に複
雑な処理を要するなどの問題点がめった。
よった画面の分割を行う場合、8組の上記回路が必要と
なり、構成部品点数が多大となるとともに2枚の画面の
重複部分については、どちらを優先させるかの判断に複
雑な処理を要するなどの問題点がめった。
この発明は上記のよりな問題点を解消するためになされ
たもので、より少ない部品点数で構成できるとともに、
複数画面の優先度を容易に決定できる画像表示装置を得
ることを目的とする。
たもので、より少ない部品点数で構成できるとともに、
複数画面の優先度を容易に決定できる画像表示装置を得
ることを目的とする。
この発明にかかる画像表示装置は、画像データとともに
デ〜り有効信号を出力する複数個の画像メモリを設け、
これらの画像メモリの1個1個のデータ有効信号に対し
て表示の優先順位を優先順位設定部により設定し、この
設定した優先順位に従ってデータ選択部が1個の画像メ
モリの画像データを選択して出力するように構成したも
のである0 〔作用〕 この発明における画像表示装置は、複数個の画像メモリ
が出力するデータ有効信号をデータ選択信号として用い
て画面に表示されるデータを出力する画像メモリの選択
を行うとともに、各画像メモリから出力される画像デー
タの出力の優先順位を設定して2表示面上の設定部位に
各画像データを分割表示し2分割画面を表出するように
する。
デ〜り有効信号を出力する複数個の画像メモリを設け、
これらの画像メモリの1個1個のデータ有効信号に対し
て表示の優先順位を優先順位設定部により設定し、この
設定した優先順位に従ってデータ選択部が1個の画像メ
モリの画像データを選択して出力するように構成したも
のである0 〔作用〕 この発明における画像表示装置は、複数個の画像メモリ
が出力するデータ有効信号をデータ選択信号として用い
て画面に表示されるデータを出力する画像メモリの選択
を行うとともに、各画像メモリから出力される画像デー
タの出力の優先順位を設定して2表示面上の設定部位に
各画像データを分割表示し2分割画面を表出するように
する。
以下、この発明の一実施例を図について説明する。第1
図において、11a〜11cは画像メモリ、21a〜2
1Cは画像メモリ11a〜11Cの出力としての画像デ
ータ、22a〜22cは同じくデータ有効信号、12は
画像メモリ11a〜11cの画像データ21a〜21c
、データ有効信号22a〜22cのそれぞれに優先順位
を設定する優先順位設定部、13は優先順位設定部12
で優先順位が設定されたデータ有効信号22a〜22c
により1画像メモリ11a〜11cの画像データ出力2
1a〜21cの中から一つを選択するデータ選択部であ
る。
図において、11a〜11cは画像メモリ、21a〜2
1Cは画像メモリ11a〜11Cの出力としての画像デ
ータ、22a〜22cは同じくデータ有効信号、12は
画像メモリ11a〜11cの画像データ21a〜21c
、データ有効信号22a〜22cのそれぞれに優先順位
を設定する優先順位設定部、13は優先順位設定部12
で優先順位が設定されたデータ有効信号22a〜22c
により1画像メモリ11a〜11cの画像データ出力2
1a〜21cの中から一つを選択するデータ選択部であ
る。
また、第2図は第1図に示すデータ選択部13の電気回
路図で、5つのANDゲート31,32゜33.35,
36.2つのインバータ37.38および1つのORゲ
ート34を図のように接続した論理回路からなる。さら
に、第3図はこの発明により作られる分割画面の一実施
例を示す。
路図で、5つのANDゲート31,32゜33.35,
36.2つのインバータ37.38および1つのORゲ
ート34を図のように接続した論理回路からなる。さら
に、第3図はこの発明により作られる分割画面の一実施
例を示す。
次に動作について説明する。まず、第3図に示した分割
表示画面について画像Aを画像メモリ11a1画像Bを
画像メモリ11b、画像Cを画像メモ’J11cに対応
させた場合を考える。このとき1画像メモIJ 11
aのデータ有効信号22aは画像Aの領域内のみ1であ
り、画像メモリ11bのデータ有効信号22bは画像B
の領域内(画像Aと重複する部分も含む)のみ1であり
1画像メモリ11cのデータ有効信号22clI′i画
像Cの領域内、すなわち、全領域において1である。
表示画面について画像Aを画像メモリ11a1画像Bを
画像メモリ11b、画像Cを画像メモ’J11cに対応
させた場合を考える。このとき1画像メモIJ 11
aのデータ有効信号22aは画像Aの領域内のみ1であ
り、画像メモリ11bのデータ有効信号22bは画像B
の領域内(画像Aと重複する部分も含む)のみ1であり
1画像メモリ11cのデータ有効信号22clI′i画
像Cの領域内、すなわち、全領域において1である。
画像メモ!711a〜11cの画像データ21a〜21
c、データ有効信号22a〜22cは優先順位設定部1
2において、cpu(この図には含まれていない)等の
制御により優先順位が設定される。第3図の場合1画像
A、B、Cの優先順位は。
c、データ有効信号22a〜22cは優先順位設定部1
2において、cpu(この図には含まれていない)等の
制御により優先順位が設定される。第3図の場合1画像
A、B、Cの優先順位は。
A>B>C
であるので、画像メモリ11aの出力21a。
22aに最上位の優先順位を1画像メモリ11bの出力
21b、22bK:次位の優先順位を、画像メそIJ
11 eの出力21 c 、22cに最下位の優先順位
を設定する。この各優先順位のデータはデータ選択部1
3に送られる。次に、データ選択部13の動作を第2図
において説明する。第2図において、41aFi最上位
の優先順位を持つ画像データ、この例では画像メモリ1
1aの画像データ21a、41bは次位の優先順位を持
つ画像データ、この例では画像メモ!711bの画像デ
ータ21b、41eは最下位の優先順位を持つ画像デー
タ、この例では画像メモ!j11cの画像データ21c
である。
21b、22bK:次位の優先順位を、画像メそIJ
11 eの出力21 c 、22cに最下位の優先順位
を設定する。この各優先順位のデータはデータ選択部1
3に送られる。次に、データ選択部13の動作を第2図
において説明する。第2図において、41aFi最上位
の優先順位を持つ画像データ、この例では画像メモリ1
1aの画像データ21a、41bは次位の優先順位を持
つ画像データ、この例では画像メモ!711bの画像デ
ータ21b、41eは最下位の優先順位を持つ画像デー
タ、この例では画像メモ!j11cの画像データ21c
である。
また、42aは最上位の優先順位を持つデータ有効信号
、この例では画像メモI) 11 aのデータ有効信号
22a、42bは次位の優先順位を持つデータ有効信号
、この例では画像メモリ11bのデータ有効信号22b
、42cは最下位の優先順位を持つデータ有効信号、こ
の例では画像メモリ11cのデータ有効信号22cであ
る。
、この例では画像メモI) 11 aのデータ有効信号
22a、42bは次位の優先順位を持つデータ有効信号
、この例では画像メモリ11bのデータ有効信号22b
、42cは最下位の優先順位を持つデータ有効信号、こ
の例では画像メモリ11cのデータ有効信号22cであ
る。
続いて、第3図において、tで示されたライン上の区間
を例にとって、第2図に示された各ブロックの動きを説
明する。区間a−bおよび区間e〜fにおいては、最下
位の優先順位を持つデータ有効信号42cのみが1であ
り、他の優先順位を持つデータ有効信号42a、42b
はOである。
を例にとって、第2図に示された各ブロックの動きを説
明する。区間a−bおよび区間e〜fにおいては、最下
位の優先順位を持つデータ有効信号42cのみが1であ
り、他の優先順位を持つデータ有効信号42a、42b
はOである。
Llがって、インバータ37.38の出力#ilとなる
。この結果、ANDゲート35の出力は01ANDゲー
ト36の出力はllCなり、ANDゲート31〜33の
中でゲートの開いているのは33のみとなる。したがっ
て、3人力OR回路34の出力には、ANDゲート33
を通り抜けた最下位の優先順位を持つ画像データ41c
、すなわち。
。この結果、ANDゲート35の出力は01ANDゲー
ト36の出力はllCなり、ANDゲート31〜33の
中でゲートの開いているのは33のみとなる。したがっ
て、3人力OR回路34の出力には、ANDゲート33
を通り抜けた最下位の優先順位を持つ画像データ41c
、すなわち。
画像メモリ11cの画像データ21cが出力される。
次に1区間b−cにおいては、第2位の優先順位を持つ
データ有効信号42bと最下位の優先順位を持つデータ
有効信号42cが1であり、最上位の優先順位を持つデ
ータ有効信号42aはOである。したがって、インバー
タ37の出力は1.38の出力はOとなる。この結果、
ANDゲート35の出力f′i1.36の出力はOにな
り、ANDゲート31〜33の中でゲートの開いている
のは32のみとなる。したがって、3人力OR回路34
の出力にはANDゲート32を通夛抜けた第2位の優先
順位を持つ画像データ41b、すなわち。
データ有効信号42bと最下位の優先順位を持つデータ
有効信号42cが1であり、最上位の優先順位を持つデ
ータ有効信号42aはOである。したがって、インバー
タ37の出力は1.38の出力はOとなる。この結果、
ANDゲート35の出力f′i1.36の出力はOにな
り、ANDゲート31〜33の中でゲートの開いている
のは32のみとなる。したがって、3人力OR回路34
の出力にはANDゲート32を通夛抜けた第2位の優先
順位を持つ画像データ41b、すなわち。
画像メモリ、11bの画像データ21bが出力される。
区間a −dにおいては、全てのデータ有効信号42a
〜42cが1であるから、インバータ37゜38の出力
はOとなり、ANDゲート35 、36の出力は0とな
る。この結果、ANDゲート31〜33の中でゲートの
開いているのは31のみとなり、3人力OR回路34の
出力には、ANDゲート31を通シ抜けた最上位の優先
順位を持つ画像データ41a、すなわち、画像メモリ1
1aの画像データ21aが出力される。
〜42cが1であるから、インバータ37゜38の出力
はOとなり、ANDゲート35 、36の出力は0とな
る。この結果、ANDゲート31〜33の中でゲートの
開いているのは31のみとなり、3人力OR回路34の
出力には、ANDゲート31を通シ抜けた最上位の優先
順位を持つ画像データ41a、すなわち、画像メモリ1
1aの画像データ21aが出力される。
区間d−eにおいては、最上位の優先順位を持つデータ
有効信号42aと最下位の優先順位を持つデータ有効信
号42cが1であり、第2位の優先順位を持つデータ有
効信号42bはOである。
有効信号42aと最下位の優先順位を持つデータ有効信
号42cが1であり、第2位の優先順位を持つデータ有
効信号42bはOである。
L タカって、インバータ37の出力は0.38の出力
4dlとな夛、この結果、ANDゲート35゜36の出
力は0になり、ANDゲート31〜33の中でゲートの
開いているのd31のみとなる。
4dlとな夛、この結果、ANDゲート35゜36の出
力は0になり、ANDゲート31〜33の中でゲートの
開いているのd31のみとなる。
したがって、3人力OR回路34の出力にはANDゲー
ト31を通シ抜けた最上位の優先順位を持つ画像データ
41a、すなわち1画像メモ1711aの画像データ2
1aが出力される。
ト31を通シ抜けた最上位の優先順位を持つ画像データ
41a、すなわち1画像メモ1711aの画像データ2
1aが出力される。
以上のよりにして、区間a−bおよびe −fには画像
メモIJ 11 e、区間b−cには画像メモリ11b
1区間e = 6には画像メモ!711aの画像データ
が出力される。この過程を全画面に適用すれば、結果と
して第3図に示される分割画面が得られる。
メモIJ 11 e、区間b−cには画像メモリ11b
1区間e = 6には画像メモ!711aの画像データ
が出力される。この過程を全画面に適用すれば、結果と
して第3図に示される分割画面が得られる。
なお、上記実施例では画像メモリ3個の場合を示したが
1画像メモリの個数はこれに限るものではなく1画像メ
モリの増加に伴って画面数が増加した場合にもこれらの
優先度の決定を容易にできる。また、データ有効信号と
しては画像データそのものを用いてもよく、この場合に
は、複数の画面の重ね合せ(スーパーインポーズ)表示
された画面が得られる。
1画像メモリの個数はこれに限るものではなく1画像メ
モリの増加に伴って画面数が増加した場合にもこれらの
優先度の決定を容易にできる。また、データ有効信号と
しては画像データそのものを用いてもよく、この場合に
は、複数の画面の重ね合せ(スーパーインポーズ)表示
された画面が得られる。
以上のよりに、この発明によれば画像メモリから、デー
タ有効信号を出力しこれに優先順位を持たせてデータ選
択信号として出力させる構成としたことにより、1表示
画面を複数の画面に分割して表示する画像表示装置を容
易に得ることができるとともに、この画面の分割のため
に、従来のよりにレジスタやカウンタなどを多数使用す
る必要がなくなり、構成部品の大幅な削減が図れる。ま
た、複数の画面が重複する場合に、どの画面を優先させ
るかの判断もCPU等の出力にもとづいて容易に行う仁
とができ、その優先出力の処理も簡単になる等の効果が
ある。
タ有効信号を出力しこれに優先順位を持たせてデータ選
択信号として出力させる構成としたことにより、1表示
画面を複数の画面に分割して表示する画像表示装置を容
易に得ることができるとともに、この画面の分割のため
に、従来のよりにレジスタやカウンタなどを多数使用す
る必要がなくなり、構成部品の大幅な削減が図れる。ま
た、複数の画面が重複する場合に、どの画面を優先させ
るかの判断もCPU等の出力にもとづいて容易に行う仁
とができ、その優先出力の処理も簡単になる等の効果が
ある。
第1図はこの発明の一実施例による画像表示装置のブロ
ック接続図、第2図は第1図におけるデータ選択部の回
路図、第3図は分割表示画面の説明図、第4図は従来の
画像表示装置のブロック接続図である。 11a〜11cは画像メモリ、12は優先順位設定部%
13はデータ選択部、21a〜21aは画像データ、2
2a〜22eはデータ有効信号。 特許出願人 三菱電機株式会社 (外2名)−゛ 拗1図
ック接続図、第2図は第1図におけるデータ選択部の回
路図、第3図は分割表示画面の説明図、第4図は従来の
画像表示装置のブロック接続図である。 11a〜11cは画像メモリ、12は優先順位設定部%
13はデータ選択部、21a〜21aは画像データ、2
2a〜22eはデータ有効信号。 特許出願人 三菱電機株式会社 (外2名)−゛ 拗1図
Claims (1)
- 画像データとともにデータ有効信号を出力する複数個の
画像メモリと、これらの画像メモリの1個1個のデータ
有効信号に対して上記画像データ表示の優先順位を設定
する優先順位設定部と、これら各データ有効信号の優先
順位に従つて、上記複数個の画像メモリの中から、1個
の画像メモリの画像データを選択して出力するデータ選
択部とを備えた画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060262A JPS61219090A (ja) | 1985-03-25 | 1985-03-25 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060262A JPS61219090A (ja) | 1985-03-25 | 1985-03-25 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61219090A true JPS61219090A (ja) | 1986-09-29 |
Family
ID=13137059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60060262A Pending JPS61219090A (ja) | 1985-03-25 | 1985-03-25 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61219090A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189689A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
-
1985
- 1985-03-25 JP JP60060262A patent/JPS61219090A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189689A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856640B2 (ja) | 論理回路図エディタシステム | |
| JPS63279293A (ja) | 画像表示装置 | |
| EP0206328A2 (en) | Control circuit of raster scanning display unit | |
| JPS61219090A (ja) | 画像表示装置 | |
| JPH0443589B2 (ja) | ||
| JPS6177977A (ja) | 画像処理装置 | |
| JPH0418048Y2 (ja) | ||
| JP2530880B2 (ja) | グラフィックディスプレイ装置 | |
| JPH0716191Y2 (ja) | スケジュール管理機 | |
| JPS58195882A (ja) | 表示装置 | |
| JPH0418049Y2 (ja) | ||
| JPS6237263Y2 (ja) | ||
| JPS6197740A (ja) | 画面選択方式 | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| JP2735072B2 (ja) | 画像表示制御装置及びこれを具備する電子機器 | |
| JP3277381B2 (ja) | カーソルジェネレータ | |
| JPS61282888A (ja) | 表示制御方式 | |
| JPS61292679A (ja) | グラフイツク表示装置 | |
| JPH03211675A (ja) | Cad図面表示方式 | |
| JPS61241790A (ja) | 表示装置 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS61148487A (ja) | 拡大縮小装置 | |
| JPS63284679A (ja) | 図形要素連結図の接続線表示処理方式 | |
| JPS612191A (ja) | 表示画面の部分スクロ−ル回路 | |
| JPH03189863A (ja) | マルチウインド方式 |