JPS61220048A - チヤネルの障害処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数チャネルを共通に制御するチャネルプロセッサにお
いて、共通部１個別部それぞれにおける障害状態に対応
した適確な障害処理およびｃｐｕへの報告を行わせ、特
にチャネル障害が重なって発生する重度の障害の場合に
、障害チャネルの番号をＣＰＵに通知して、障害回復処
理の範囲を最小限にする。

〔産業上の利用分野〕

本発明は計算機システムに関するものであり。

特にチャネルプらセッサにおけるチャネルの障害処理方
式に関する。

〔従来の技術〕

第２図は９本発明が対象とするチャネルプロセッサを有
する一般的な計算機システムの構成を示したものである
。図において、１は主記憶装置ＭＳＵ、２は中央処理装
置ＣＰＵ、３はチャネルプロセッサＣＨＰ、４はチャネ
ルＣＨ，５は入出力装置１１０．６はサービスプロセッ
サＳｖＰを表している。

チャネルプロセッサＣＨＰは、複数のチャネルＣＨを順
次的に制御して、入出力装置Ｉ１０と主記憶装置ＭＳＵ
との間の入出力データ転送を行わせる。

チャネルプロセッサＣＨＰは、各チャネルＣＨを個別的
、循環的に制御する個別部と、各チャネルＣＨで発生す
る処理要求を逐次的に処理する共通部を含み、それぞれ
の障害を管理している。障害が発生すると、中央処理装
置ＣＰＵのオペレーティング・システム（Ｏ８）へ報告
が行われ、またサービスプロセッサＳＶＰによって障害
の詳細情報が収集される。

第３図は、チャネルプロセッサＣＨＰにおけるチャネル
ＣＨの制御機構を示したものである。図において、７は
１６個のチャネルＣＨＯないしＣＨＦそれぞれの制御情
報が格納されているスタックメモリ、８は個別部、９は
共通部を示している。

個別部８では、スタックメモリ７から、チャネルＣＨＯ
からＣＨｌ、ＣＨ２，・・・、ＣＨＦ、ＣＨＯ，ＣＨＩ
、ＣＨ２，・・・のように、循環的に制御情報を読み出
し、更新を行う。このとき、共通部９により処理が必要
であれば、共通部９に対して処理要求を発行する。

このとき、共通部９が他チャネルの処理要求について処
理中であれば１次のサイクルになって再度処理要求を発
行する。要求が受付けられると９共通部９は該チャネル
の制御情報を読み出し、処理をして更新を行う。

ところで上記動作中に、ハードウェアの障害。

例えばレジスタのパリティエラー等が発生すれば。

その旨がチャネルコントロールチェックＣＣＣ（Ｃｈａ
ｎｎｅｌ　Ｃｏｎｔｒｏｌ　Ｃｈｅｃｋ）としてＯＳに
対して報告される。

またたとえば、共通部９が、マイクロプロセッサで構成
され、その制御記憶に２ビット誤りが検出されると、処
理続行が不可能である旨を示すため、チャネルダメージ
としてＯ８に報告される。

またこれらの障害報告の処理中に重ねて他の障害が発生
するような場合もチャネルダメージとしてＯ８に通知さ
れ、ＯＳが障害の回復処理をするのが、一般的に行われ
ている手法である。

またあるチャネルの動作中に通常の動作が続行可能な程
度の障害が発生した場合に、該チャネルのみがチャネル
コントロールチェック（ＣＣＣ）となって、他のチャネ
ルは影響を受けることなく通常動作を続行するようにす
ることも一般的である。

〔発明が解決しようとする問題点〕

チャネルプロセッサにおいて、あるチャネルの障害処理
中にさらに同一のチャネルあるいは他のチャネルに障害
が発生した場合２重度の障害としてＣＰＵに報告を上げ
るシステムでは、報告を受けたＣＰＵのオペレーティン
グシステムが回復処理を行うが、従・来は、チャネルプ
ロセッサ内の全てのチャネルを調べ、動作が不可になっ
ているチャネルを識別して、それを再初期化する方法が
多くとられていた。

この場合、オペレーティングシステムは全てのチャネル
を調べなければならず、無駄が多くなり。

それだけ回復処理に長い時間がかかるという問題があっ
た。

〔問題点を解決するための手段〕

本発明は、上記したように複数のチャネル障害が重なっ
て発生した場合に上げられる重度の障害の報告において
、障害を起こしたチャネルの位置を同時に通知すること
により、障害回復処理の対象チャネル数を必要最小限に
して１回復処理時間の短縮を図るものである。

第１図は９本発明の原理的構成を示す図である。

図において９２は中央処理装置ＣＰＵ、３はチャネルプ
ロセッサＣＨＰ、４はチャネルＣＨ，５は入出力装置Ｉ
１０．６はサービスプロセッサＳ■Ｐ、８は個別部、９
は共通部、１５は第１障害処理部、１６は第２障害処理
部、１７は１組の障害位置表示ラッチを示している。

障害位置表示ラッチ１７は、チャネルプロセッサＣＨＰ
内の各レジスタのエラー検出ラッチ（ＥＤＬ）などの障
害原因箇所を第一次的に表示する手段であり１個別部８
あるいは共通部９によって識別されるとともに、その情
報はサービスプロセッサＳＶＰによって直接収集可能に
される。

第１障害処理部１５は９個別部８あるいは共通部９にお
いて障害が検出されたとき１個別部８からの障害処理要
求あるいは共通部９からの障害処理要求でもチャネルが
特定できるものについては。

該当するチャネルのみを障害として処理し、チャネル障
害としてＣＰＵに報告する。

また１つのチャネルの障害処理中に、同一または他のチ
ャネルに同種あるいは異種の障害が重ねて発生した場合
には９第２障害処理部１６に依願して重度の障害状態を
表すチャネルダメージとして処理させＣＰＵ　（あるい
は他の上位装置）に報告させる。このとき、障害が発生
した各チャネルの位置も同時に通知する。

チャネルダメージの報告は、サービスプロセッサＳｖＰ
にも行われる。サービスプロセッサＳ■Ｐはこれに応答
して、障害位置表示ラッチ１７を直接読出し、詳細な障
害情報として障害解析に利用可能にする。

なお、１つのチャネル障害処理中に他の障害が発生しな
かった場合には、そのとき正常に実行中であった他のチ
ャネルの処理は、そのまま続行させる。

〔作用〕

本発明によれば、第１障害処理部は各チャネルごとの障
害発生の有無に応答し、単一のチャネルの障害を軽度の
チャネル障害として終了報告する。

しかし、１つのチャネル障害の報告処理中に、他のチャ
ネル障害が重なって発生したような場合には２重度の障
害として第２障害処理部で報告するが、その際それらの
障害チャネルの位置も通知されるので、報告を受けたＣ
ＰＵのオペレーティングシステムは、直ちに障害チャネ
ルを指定して回復処理を行うことができ、無駄な処理が
生じない。

〔実施例〕

第５図は１本発明の１実施例システムの構成を示したも
のであり、第６図はその処理フローである。

第５図において、１は主記憶装置ＭＳＵ、２は中央処理
装置ＣＰＵ、３はチャネルプロセッサＣＨＰ、４はチャ
ネルＣＨ，５は入出力装置１１０゜６はサービスプロセ
ッサＳＶＰ、８は個別部、９は共通部、１１はオペレー
ティングシステムＯ３゜１２はエラー検出ランチＥＤＬ
、１５は第１障害処理部、１６は第２障害処理部、１８
は第１障害処理要求フラグ、１９は第２障害処理要求フ
ラグ。

２０は実行ランチ、２１はチャネル位置通知回路を表し
ている。

チャネルプロセッサＣＨＰ内の多数のエラー検出ラッチ
ＥＤＬは、関連する個別部８および共通部９により統括
されており、障害発生状態を表示すると、対応する個別
部８あるいは共通部９によって認識される。またこれら
の各ＥＤＬは、シフトレジスタの各段としても構成され
ており、サービスプロセッサＳｖＰの指示により、内容
がスキャンアウトできるようになっている。

各個別部８は、それぞれ１ビツトの第１障害処理要求フ
ラグ１８を有し、障害発生を配下のＥＤＬによって認識
したとき、フラグをオンにセットする。このフラグは、
たとえば第３図のスタックメモリの各チャネルごとの制
御情報の一部に含めることができる。

共通部９で発生した障害については、対応するチャネル
ＣＨが特定できる場合であれば、第１障害処理要求フラ
グ１８の該当するものをオンにセットする。

しかし、チャネルを特定できない場合あるいは全体的に
正常動作が保証できない場合には９重度の障害として第
２障害処理要求フラグ１９をオンにセットする。なお、
この場合、その時点で動作中の全てのチャネルの個別部
に対応する第１障害処理要求フラグをオンにセットする
方法をとることもできる。

実行ラッチ２０は、第１障害処理部１５が障害処理を実
行している間、オンにセットされる。

チャネル位置通知回路２１は、複数のチャネル障害が重
なって発生した場合のチャネルダメージ報告の際、各障
害チャネルの番号を特定するための位置情報を発生する
回路である。

第２障害処理部によるチャネルダメージ（ＣＤ）の報告
は、チャネルプロセッサＣＨＰあたり１ビツトで済ます
ことができる。しかしチャネル番号をコードで通知する
ためには、さらに数ビツト必要となる。しかし本実施例
では、チャネルダメージ（ＣＤ）報告用のビットを発生
するタイミングをチャネル位置に対応づけることによっ
て、チャネル番号通知用の特別なビットの付加を不要に
するように工夫している。

たとえば、チャネル数がＣＨＯないしＣＨＦまで１６個
ある場合、第７図に例示するようにＴｏないしＴＩＳか
らなる１６個のタイミング位置すなわちタイムスロット
を定め、障害を発生したチャネルのタイムスロット位置
でだけパルス、すなわちＣＤビットを送出すればよい。

図示の例は、ＣＨ２およびＣＨ５が障害チャネルの場合
である。

なおＴｏないしＴＩＳのタイムスロットは、第３図で説
明したスタックメモリ７を循環アクセスする個別部８の
タイムスロットに同期させることができる。

第８図は、マルチプレクサを用いたチャネル位置通知回
路の１実施例構成を示したものである。

図において、７はスタックメモリ、８は個別部。

９は共通部、１６は第２障害処理部、２２は１６人力の
マルチプレクサ、２３は障害チャネル位置信号、２４は
４ビツトのタイムスロット信号、２５はチャネル位置情
報を含むＣＤ信号を表している。

第２障害処理部１６は、第１障害処理部からチャネル障
害が重なって発生したことによる重度のチャネル障害状
態を通知されると、該当するチャネルの障害チャネル位
置信号２３をオンにする。

マルチプレクサ２２は、１６本の障害チャネル位置信号
入力を４ビツトのタイムスロット信号２４によって順次
選択し、入力側の並列データを直列データに変換する機
能を果たす。このようにして、任意複数の障害チャネル
位置を情報として含むＣＤ信号をＣＰＵへ送出すること
ができる。

ＣＰＵ側では、受信したＣＤ信号から、パルスが存在す
るタイムスロット位置を検出し、これからチャネル番号
を認識する。

なお、第８図のチャネル位置通知回路は、１例にすぎな
いものであり、同様な機能は、シフトレジスタや、カウ
ンタ、あるいはチャネル番号を比較器で比較するなどの
手段を用いて、容易に構成できるものである。またチャ
ネルを特定できない重度の障害の場合には、全てのタイ
ムスロット位置においてＣＤ信号を出力すればよい。

次に第６図の処理フローを参照して、第１障害処理部１
５および第２障害処理部１６の機能を説明する。

■　第１障害処理部１５は、第１障害処理要求フラグ１
８を調べ、オンであれば■の処理を実行し、オフであれ
ば■の処理を実行する。

■　第１障害処理要求フラグがオンの場合、実行ラッチ
２０がオンにセットされているか否か。

すなわち現在すでに第１障害処理実行中であるか否かを
調べ、オンであれば■を実行し、オフであれば■を実行
する。

■　実行ラッチ２０がオフであるため、オンにセットす
る。次に■を実行する。

■　第１障害処理を実行し、要求のあったチャネルを障
害チャネルとしてテーブルに登録し、状態レジスタ１０
にチャネルコントロールチェック（ＣＣＣ）をセットし
て、ＣＰＵのオペレーティングシステムＯ８に報告する
。次に■を実行する。

■　実行ラッチ２０をオフにリセットする。

■　■で第１障害処理要求フラグがオフの場合。

第２障害処理要求フラグ１９を調べる。オンの場合■を
実行し、オフの場合■へ戻る。

■　■で実行ラッチがオンである場合、すなわち先の障
害チャネルの障害処理中に同一チャネルあるいは他のチ
ャネルでさらに障害が発生した場合と、■で第２障害処
理要求フラグがオンの場合、すなわち共通部で発生した
障害について実行中のチャネルを特定できない場合や以
後の正常動作が保証できない場合に９重度の障害として
処理し、チャネルダメージ（ＣＤ）を状態レジスタ１０
にセットしてＣＰＵのＯ８に報告する。なおチャネル障
害が重なって発生した場合のチャネルダメージでは、チ
ャネル位置も通知される。

オペレーティングシステムＯ８は、チャネルプロセッサ
ＣＨＰからチャネルコントロールチェック（ＣＣＣ）あ
るいはチャネルダメージ（ＣＤ）を報告されると、チャ
ネルの状態を調べ、チャネルの初期化や制御メモリへの
再ロードなど、それぞれに対応する回復処理を実行する
。

またチャネルダメージ（ＣＤ）の報告は、ＣＰＵに対す
るのと同時にサービスプロセッサＳＶＰに対しても行わ
れる。サービスプロセッサＳｖＰは、これに対応して、
ＣＰＵへの報告処理から独立して、チャネルプロセッサ
ＣＨＰの各エラー検出ラッチＥＤＬをスキャンアウトに
より読み出し。

障害解析のための詳細情報として収集し、処理終了後、
エラー検出ラッチＥＤＬをリセットする。

特にチャネル障害が重なって発生した場合のチャネルダ
メージ（ＣＤ）報告を受けたとき、オペレーティングシ
ステムＯ３は、同時に通知されたチャネル位置について
だけ初期化処理を実行する。

チャネルプロセッサＣＨＰでは、チャネルダメージ（Ｃ
Ｄ）であると報告されたチャネルを障害発生チャネルと
してテーブルに記録し、ＣＰＵからのＩ１０命令に対し
ては動作不可能の条件コードで応答する。そして初期化
が正常に完了すればテーブル上の記録をオンラインに変
更する。

なお以上の説明では、チャネルプロセッサＣＨＰが１台
しかない場合を例にして説明したが、第９図に示すよう
に、複数のチャネルプロセッサＣＨＰがチャネルプロセ
ッサコントローラＣＨＰＣによって制御される多重構成
のシステムにおいても本発明が同様に適用できるもので
あることはいうまでもない。

〔発明の効果〕

本発明によれば、チャネルプロセッサにおいてチャネル
が特定できる重度の障害の場合、そのチャネル位置すな
わちチャネル番号がチャネル障害報告と同時にＣＰＵあ
るいは他の上位装置へ通知されるため３回復処理を迅速
化することができ。

システムの処理効率の改善を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明が対象
とする一般的な計算機システムの構成図。 第３図はチャネルプロセッサの制御機構の説明図。 第４図は従来システムのチャネル障害検出機構の説明図
、第５図は本発明の実施例システムの構成図、第６図は
第５図の実施例システムの処理フロー図、第７図はチャ
ネルダメージ（ＣＤ）の信号タイミング図、第８図はチ
ャネル位置通知回路の実施例構成図、第９図は多重チャ
ネルプロセッサの構成図である。 第１図において、２は中央処理装置ＣＰ０．３はチャネ
ルプロセッサＣＨＰ、４はチャネルＣＨ。 ６はサービスプロセッサＳＶＰ、８は個別部、９は共通
部、１５は第１障害処理部、１６は第２障害処理部、１
７は１組の障害位置表示ラッチ、ＣＣＣはチャネルコン
トロールチェック、ＣＤはチャネルダメージを示す。

Claims (1)

1. 【特許請求の範囲】 複数のチャネルを個別的、循環的に制御する個別部と、
   各チャネルから発生する処理要求を逐次処理する共通部
   とを有し、個別部および共通部において発生した障害は
   、チャネル障害としてＣＰＵに報告されるチャネルプロ
   セッサにおいて、個別部で発生する障害について処理し
   、軽度のチャネル障害として報告するとともに、共通部
   で発生する障害についても、共通部で動作中のチャネル
   を特定できる場合には、個別部において発生する障害と
   同等の処理を行い、軽度のチャネル障害として報告する
   第１の障害処理手段と、 共通部で発生する障害について共通部で動作中のチャネ
   ルを特定できない場合に、重度のチャネル障害として報
   告する第２の障害処理手段とをそなえ、 第１の障害処理手段が１つのチャネルの障害を検出して
   軽度のチャネル障害を報告する処理を行っている間に、
   同一チャネル若しくは他チャネルで同種のもしくは異種
   の障害が発生した場合には、第２の障害処理手段によっ
   て重度の障害の報告を行わせ、そしてその際同時に障害
   チャネルの位置を通知することを特徴とするチャネルの
   障害処理方式。