JPS61220444A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61220444A JPS61220444A JP60060638A JP6063885A JPS61220444A JP S61220444 A JPS61220444 A JP S61220444A JP 60060638 A JP60060638 A JP 60060638A JP 6063885 A JP6063885 A JP 6063885A JP S61220444 A JPS61220444 A JP S61220444A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- heat sink
- melting point
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/259—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ペレット取付基板に関し、半導体装置の性能
向上に適用して有効な技術に関するものである。
向上に適用して有効な技術に関するものである。
ペレットの大型化、高集積化および半導体装置のマルチ
チップ化等に伴い、半導体装置の動作時における発熱量
が増加する傾向にあり、半導体装置の信頼性保持の上か
ら、前記発生する熱を効率良く放散せしめることが重要
になってきている。
チップ化等に伴い、半導体装置の動作時における発熱量
が増加する傾向にあり、半導体装置の信頼性保持の上か
ら、前記発生する熱を効率良く放散せしめることが重要
になってきている。
そこで、半導体装置の放熱性を向上させるべく種々の手
段が講じられているが、通常パッケージ基板等のペレッ
ト取付基板に放熱フィン等のヒートシンクが別部材とし
て取り付けられている。それ故、放熱が間接的であり、
かつ放熱経路が長いために放熱効率が悪いという問題が
あることが、本発明者により見い出された。
段が講じられているが、通常パッケージ基板等のペレッ
ト取付基板に放熱フィン等のヒートシンクが別部材とし
て取り付けられている。それ故、放熱が間接的であり、
かつ放熱経路が長いために放熱効率が悪いという問題が
あることが、本発明者により見い出された。
なお、基板の放熱構造については、昭和５８年１１月２
８日サイエンスフォーラム社発行「超Ｌｓｔデバイスハ
ンドブックＪＰ２４８〜Ｐ２５０に説明がある。
８日サイエンスフォーラム社発行「超Ｌｓｔデバイスハ
ンドブックＪＰ２４８〜Ｐ２５０に説明がある。
本発明の目的は、ペレット取付基板に関し、半導体装置
の性能向上に適用して有効な技術を提供することにある
。
の性能向上に適用して有効な技術を提供することにある
。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ペレット取付基板をヒートシンクと一体で形
成することにより、該基板に取り付けられているペレッ
トに発生する熱を直接的に放散させることができること
により、半導体装置の放熱性を向上させることができる
ものである。
成することにより、該基板に取り付けられているペレッ
トに発生する熱を直接的に放散させることができること
により、半導体装置の放熱性を向上させることができる
ものである。
〔実施例！〕
第１図は、本発明による実施例１である半導体装置を、
そのほぼ中心を切る面における断面図で示すものである
。
そのほぼ中心を切る面における断面図で示すものである
。
本実施例１の半導体装置は、いわゆるガラス封止型半導
体装置であり、ペレット取付基板であるパッケージ基板
ｌがシリコンカーバイドまたはこれを主成分とする０、
１〜３．５重量％のベリリウムを含む材料であってホッ
トプレスにより成形された特開昭５７−２５９１号に開
示されている基板（以下、ＳｉＣと記す、）で形成され
ている。前記基板１周囲上面にはムライトからなる枠体
２が低融点ガラス３を介して取り付けられ、該ガラス３
にはコバール製の外部端子４が埋設固定されている。ま
た、前記基板１上面のほぼ中央には複数のシリコンから
なるペレット５がフェースダウンボンディングされてい
るシリコンからなるマザーチンプロが、いわゆる金ペー
スト７で取り付けられ、該マザーチップ６はその周囲ポ
ンディングパッド８と前記外部端子４の内端部とをアル
ミニウムワイヤ９で接続することにより、その電気的導
通が達成されている。
体装置であり、ペレット取付基板であるパッケージ基板
ｌがシリコンカーバイドまたはこれを主成分とする０、
１〜３．５重量％のベリリウムを含む材料であってホッ
トプレスにより成形された特開昭５７−２５９１号に開
示されている基板（以下、ＳｉＣと記す、）で形成され
ている。前記基板１周囲上面にはムライトからなる枠体
２が低融点ガラス３を介して取り付けられ、該ガラス３
にはコバール製の外部端子４が埋設固定されている。ま
た、前記基板１上面のほぼ中央には複数のシリコンから
なるペレット５がフェースダウンボンディングされてい
るシリコンからなるマザーチンプロが、いわゆる金ペー
スト７で取り付けられ、該マザーチップ６はその周囲ポ
ンディングパッド８と前記外部端子４の内端部とをアル
ミニウムワイヤ９で接続することにより、その電気的導
通が達成されている。
さらに、前記外枠２の上端部にはアルミナ製キャップｌ
Ｏが低融点ガラス１１で取り付けられ、パフケージ内部
の気密封止が達成されている。
Ｏが低融点ガラス１１で取り付けられ、パフケージ内部
の気密封止が達成されている。
本実施例１の半導体装置の特徴は、パンケージ基板ｌを
熱伝導率が大きな材料であるＳｔＣで形成し、かつ該基
板ｌ裏面部を放熱効率の高いフィン構造で形成したこと
にある。すなわち、通常ヒートシンクである放熱フィン
が別部材で形成され、基板に取り付けられてなるものを
、一体形成することにより、放熱プロセスを短縮せしめ
放熱効率を大巾に向上せしめたものである。
熱伝導率が大きな材料であるＳｔＣで形成し、かつ該基
板ｌ裏面部を放熱効率の高いフィン構造で形成したこと
にある。すなわち、通常ヒートシンクである放熱フィン
が別部材で形成され、基板に取り付けられてなるものを
、一体形成することにより、放熱プロセスを短縮せしめ
放熱効率を大巾に向上せしめたものである。
また、前記基板１を一体形成することにより、半導体装
置の製造工程の短縮をも達成できる。
置の製造工程の短縮をも達成できる。
〔実施例２〕
本実施例２である半導体装置は、パッケージ基板１がア
ルミニウムで形成されてなるものであり、他の構造は―
ね前記実施例１と同一のものである。
ルミニウムで形成されてなるものであり、他の構造は―
ね前記実施例１と同一のものである。
ただし、前記基板１、枠体２および外部端子４の相互の
接着または該枠体２とキャップ１０との接着はシリコー
ン系の接着材で行われている。
接着または該枠体２とキャップ１０との接着はシリコー
ン系の接着材で行われている。
本実施例２の半導体装置は、前記実施例１と同様に放熱
性に優れたものであり、その上安価に提供できるもので
ある。
性に優れたものであり、その上安価に提供できるもので
ある。
（ｌ）、ペレット取付基板をヒートシンクと一体形成す
ることにより、構造上の放熱経路を短縮することができ
るので、放熱効率の高い半導体装置を提供できる。
ることにより、構造上の放熱経路を短縮することができ
るので、放熱効率の高い半導体装置を提供できる。
（２１，前記（１１の基板をシリコンカーバイドまたは
これを主成分とする材料で形成することにより、材料上
も放熱効率を向上させることができるので、極めて放熱
性が優れた半導体装置を提供できる。
これを主成分とする材料で形成することにより、材料上
も放熱効率を向上させることができるので、極めて放熱
性が優れた半導体装置を提供できる。
（３）、前記（１１の基板をアルミニウムで形成するこ
とにより、前記（２）と同様に放熱性が優れた半導体装
置を安価に提供できる。
とにより、前記（２）と同様に放熱性が優れた半導体装
置を安価に提供できる。
（４）、前記（１）および（２）により、または前記＋
１１および＋３１により、発熱量の大きなマザーチップ
を搭載する半導体装置であっても、その信顛性の向上を
達成できる。
１１および＋３１により、発熱量の大きなマザーチップ
を搭載する半導体装置であっても、その信顛性の向上を
達成できる。
（５）、ペレット取付基板とヒートシンクとを一体形成
することにより、半導体装置の製造工程の短縮が可能と
なる。
することにより、半導体装置の製造工程の短縮が可能と
なる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ヒートシンクとしては放熱フィンについての
み説明したが、これに限るものでなく、また材料として
ＳＩＣおよびアルミニウムについて説明したがこれらに
限るものでないことは言うまでもない。
み説明したが、これに限るものでなく、また材料として
ＳＩＣおよびアルミニウムについて説明したがこれらに
限るものでないことは言うまでもない。
また、搭載するペレットとしてマザーチップについて説
明したが、通常のペレットを搭載するものであっても良
いことは言うまでもない。
明したが、通常のペレットを搭載するものであっても良
いことは言うまでもない。
さらに、他のパッケージ構成材料も前記実施例に示した
ものに限るものではなく樹脂材料を用いるものであって
もよい。
ものに限るものではなく樹脂材料を用いるものであって
もよい。
また、マザーチップ取付に金ペーストを使用したが、銀
ペーストであっても良く、さらには金−シリコン共晶で
取り付けるものであっても当然に良いものである。
ペーストであっても良く、さらには金−シリコン共晶で
取り付けるものであっても当然に良いものである。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるフラット
パッケージ型半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、ＤＩ
Ｐ型等の他のいかなるタイプの半導体装置であっても適
用して有効な技術に関するものである。
をその背景となった利用分野である、いわゆるフラット
パッケージ型半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、ＤＩ
Ｐ型等の他のいかなるタイプの半導体装置であっても適
用して有効な技術に関するものである。
第１図は、本発明による実施例１である半導体装置を示
す断面図である。 ｌ・・・基板、２・・・枠体、３・・・低融点ガラス、
４・・・外部端子、５・・・ペレット、６・・・マザー
チップ、７・・・金ペースト、８・・・ポンディングパ
ッド、９・・・ワイヤ、１０・・・キャップ、１１・・
・低融点ガラス。
す断面図である。 ｌ・・・基板、２・・・枠体、３・・・低融点ガラス、
４・・・外部端子、５・・・ペレット、６・・・マザー
チップ、７・・・金ペースト、８・・・ポンディングパ
ッド、９・・・ワイヤ、１０・・・キャップ、１１・・
・低融点ガラス。
Claims (1)
- 【特許請求の範囲】 １、ペレット取付基板が、ヒートシンクと一体で形成さ
れてなる半導体装置。 ２、ヒートシンクが放熱フィンであることを特徴とする
特許請求の範囲第１項記載の半導体装置。 ３、ヒートシンクがシリコンカーバイドまたはシリコン
カーバイドを主成分とする材料で形成されていることを
特徴とする特許請求の範囲第１項または第２項記載の半
導体装置。 ４、ヒートシンクがアルミニウムで形成されていること
を特徴とする特許請求の範囲第１項または第２項記載の
半導体装置。 ５、基板に取り付けられているペレットがマザーチップ
であることを特徴とする特許請求の範囲第１項または第
２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060638A JPS61220444A (ja) | 1985-03-27 | 1985-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060638A JPS61220444A (ja) | 1985-03-27 | 1985-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61220444A true JPS61220444A (ja) | 1986-09-30 |
Family
ID=13148055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60060638A Pending JPS61220444A (ja) | 1985-03-27 | 1985-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472639U (ja) * | 1990-10-31 | 1992-06-26 |
-
1985
- 1985-03-27 JP JP60060638A patent/JPS61220444A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472639U (ja) * | 1990-10-31 | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07169882A (ja) | モールドされた集積回路パッケージ | |
| JPS61166051A (ja) | 樹脂封止型半導体装置 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| US20220293484A1 (en) | Integrated circuit package system | |
| US6440779B1 (en) | Semiconductor package based on window pad type of leadframe and method of fabricating the same | |
| JPS61236130A (ja) | 半導体装置 | |
| TW201220444A (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
| JP3157541B2 (ja) | ヒートシンク付半導体パッケージ | |
| EP0405330A2 (en) | Flagless leadframe, package and method | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPS634652A (ja) | 半導体装置 | |
| KR20020039010A (ko) | 방열판을 갖는 이중 칩 패키지 | |
| JPH0658939B2 (ja) | 半導体装置 | |
| JPS62249462A (ja) | 半導体装置 | |
| CN221447148U (zh) | 半导体封装结构 | |
| JPH0290555A (ja) | 半導体装置 | |
| KR940011796B1 (ko) | 반도체장치 | |
| JPS615530A (ja) | 半導体装置 | |
| JPS62194653A (ja) | 半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61125142A (ja) | 電子装置 | |
| JPH11186469A (ja) | 半導体装置 | |
| JP2630291B2 (ja) | 半導体装置 | |
| JPH05275578A (ja) | 半導体装置 | |
| JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 |