JPS61221943A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS61221943A JPS61221943A JP60061934A JP6193485A JPS61221943A JP S61221943 A JPS61221943 A JP S61221943A JP 60061934 A JP60061934 A JP 60061934A JP 6193485 A JP6193485 A JP 6193485A JP S61221943 A JPS61221943 A JP S61221943A
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- instruction
- program
- address
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｅ産業上の利用分野」
本発明は直前のプログラムカウンタの値を保持する手段
を備え１例えば実行ブロクラムのトレースを容易とした
演算処理装置に関するものである。
を備え１例えば実行ブロクラムのトレースを容易とした
演算処理装置に関するものである。
Ｌ開示の概要」
本明細書及び図面はプログラムに従い処理を実行する演
算処理装置において、プログラムカウンタの内容を一時
的に待避格納させる手段を有することにより、プログラ
ムカウンタが更新される時に、現プログラムカウンタの
内容を前記格納手段に待避し、その後プログラムカウン
タを更新することにより、現プログラムカウンタの値と
、直前のプログラムカウンタの値と確認可能とする技術
を開示するものである。
算処理装置において、プログラムカウンタの内容を一時
的に待避格納させる手段を有することにより、プログラ
ムカウンタが更新される時に、現プログラムカウンタの
内容を前記格納手段に待避し、その後プログラムカウン
タを更新することにより、現プログラムカウンタの値と
、直前のプログラムカウンタの値と確認可能とする技術
を開示するものである。
Ｌ従来の技術」
従来、一般に利用されている演算処理装置（以下、ｃｐ
ｕと称す）にはプログラムカウンタ（以下、ＰＣと称す
）が１つ具備されているのみである。このためプログラ
ムのデパック時点でプログラムのトレースを行う様な場
合、プログラム列の次に行なうべき命令のアドレスは分
るが、１つ前に実行された命令のアドレス、つまり現在
のアドレス（現在のＰＣの偵）となる前のＰＣの個が分
からなかった。
ｕと称す）にはプログラムカウンタ（以下、ＰＣと称す
）が１つ具備されているのみである。このためプログラ
ムのデパック時点でプログラムのトレースを行う様な場
合、プログラム列の次に行なうべき命令のアドレスは分
るが、１つ前に実行された命令のアドレス、つまり現在
のアドレス（現在のＰＣの偵）となる前のＰＣの個が分
からなかった。
［発明が解決しようとする問題点］
ＷＩ３図に示すプログラム列を実行させる場合を例とし
て説明する。
て説明する。
第３図ｊｔ”１００”番地にｒＪＭＰ ＪＩＪ命令、
”２００”番地にｒＪＭＰ ＪＩＪ命令がある例であ
る。ここでジャンプ先のＪｌ”が″′３００″′番地で
ある場合に、’３００”番地にジャンプして米た時を考
えると、この時のＰＣの値はＬ３００Ｊとなっているが
、ここで、どこから（どのアドレスから）この”３００
′″番地にジャンプしたのかは全く判らず、“１００′
″番地よりか、又は“２００”番地よりのジャンプ（分
岐）命令に従って“３００′″番地にジャンプして米た
のか、又はプログラムミス等によりそれ以外の番地の命
令の実行により“３００″番地に未たのかが判定できず
、プログラムのテバツク処理、トレース処理に多大の労
力と時間を要することとなっていた。
”２００”番地にｒＪＭＰ ＪＩＪ命令がある例であ
る。ここでジャンプ先のＪｌ”が″′３００″′番地で
ある場合に、’３００”番地にジャンプして米た時を考
えると、この時のＰＣの値はＬ３００Ｊとなっているが
、ここで、どこから（どのアドレスから）この”３００
′″番地にジャンプしたのかは全く判らず、“１００′
″番地よりか、又は“２００”番地よりのジャンプ（分
岐）命令に従って“３００′″番地にジャンプして米た
のか、又はプログラムミス等によりそれ以外の番地の命
令の実行により“３００″番地に未たのかが判定できず
、プログラムのテバツク処理、トレース処理に多大の労
力と時間を要することとなっていた。
〔問題点を解決するための手段］
本発明は上述の問題点を以下の構成により解決している
。
。
即ちプログラムカウンタの値を保持する保持手段と、前
記プログラムカウンタの更新前に該プログラムカウンタ
の値を読み出し、前記保持手段に格納するカウンタ（Ｉ
Ｉ待避手段とを備え演算処理装置により達成できる。
記プログラムカウンタの更新前に該プログラムカウンタ
の値を読み出し、前記保持手段に格納するカウンタ（Ｉ
Ｉ待避手段とを備え演算処理装置により達成できる。
Ｅ作用１
記憶手段より実行手順を順次読み田し、演算処理等を行
なうプログラムカウンタが更新される時に、プログラム
カウンタの内容を自動的に格納手段に待避し、その後、
プログラムカウンタを更新することにより、現プログラ
ムカウンタ偵と、直前のプログラムカウンタ値とが確認
可能となり、プログラムの実行状態が容易に把握するこ
とができ、プログラムのデパック、トレース等の簡略化
が可能となる。
なうプログラムカウンタが更新される時に、プログラム
カウンタの内容を自動的に格納手段に待避し、その後、
プログラムカウンタを更新することにより、現プログラ
ムカウンタ偵と、直前のプログラムカウンタ値とが確認
可能となり、プログラムの実行状態が容易に把握するこ
とができ、プログラムのデパック、トレース等の簡略化
が可能となる。
［実施例」
以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明に係る一実施例であり、図中２は１術論
理演算器、４は制御回路である。制御回路４は各種タイ
ミング制御を行っているが、このタイミング制御はハー
ドウェア（論理回路）で構成しても、又マイクロプログ
ラミング構成としてもよい、マイクロプログラミング構
成とすることにより、各種の処理目的に容易に対応する
ことが田米る。また、５は命令の記憶位置を記憶するプ
ログラムカウンタ（以下ＰＣと称す）、６は命令レジス
タ、７は命令レジスタ６の命令の解析を行なう命令デコ
ーダ、８はメモリアドレスレジスタ（以下ＭＡＲと称す
）、９はメモリデータレジスタ（以下ＭＤＲと称す）、
１０は内部バスである。また１２ａ、ｂはプログラムカ
ウンタ待避用レジスタ（以下ＳＰＣと称す）ａ、ｂ、１
３はメモリ制御回路、１４はメモリ、２０は汎用レジス
タであり、プログラム命令により自由に読み書き可能で
ある。
理演算器、４は制御回路である。制御回路４は各種タイ
ミング制御を行っているが、このタイミング制御はハー
ドウェア（論理回路）で構成しても、又マイクロプログ
ラミング構成としてもよい、マイクロプログラミング構
成とすることにより、各種の処理目的に容易に対応する
ことが田米る。また、５は命令の記憶位置を記憶するプ
ログラムカウンタ（以下ＰＣと称す）、６は命令レジス
タ、７は命令レジスタ６の命令の解析を行なう命令デコ
ーダ、８はメモリアドレスレジスタ（以下ＭＡＲと称す
）、９はメモリデータレジスタ（以下ＭＤＲと称す）、
１０は内部バスである。また１２ａ、ｂはプログラムカ
ウンタ待避用レジスタ（以下ＳＰＣと称す）ａ、ｂ、１
３はメモリ制御回路、１４はメモリ、２０は汎用レジス
タであり、プログラム命令により自由に読み書き可能で
ある。
以下、第１図に示す本実施例装置の動作を第４図のフロ
ーチャートを参照して説明する。
ーチャートを参照して説明する。
まずステップＳ１で５ＰＣａ１２ａの内容の内部バス１
０に出力し、５ＰＣｂ１２ｂにこの内容をセットする。
０に出力し、５ＰＣｂ１２ｂにこの内容をセットする。
そして続くステップＳ２で命令の読み出しを行うべくま
ずＰＯ２の内容を内部バスｌＯに出力する−０そして続
くステップＳ３で、内部バス１０に出力されているＰＯ
２の内容をＭＡＲ８にセットする。このＭＡＲ８にセッ
トされた値はメモリ１４の読み…しアドレスとなる。
ずＰＯ２の内容を内部バスｌＯに出力する−０そして続
くステップＳ３で、内部バス１０に出力されているＰＯ
２の内容をＭＡＲ８にセットする。このＭＡＲ８にセッ
トされた値はメモリ１４の読み…しアドレスとなる。
またステップＳ４で同様に内部バスｌＯに出力されてい
るＰＯ２の内容が５ＰＣａ１２ａにセットされる。この
ステップＳ３とステップＳ４は同時に実行することがで
きる。その後ステップＳ５でＰＯ２のイーを１つインク
リメントし、ステップＳ７でｆｆＩＩＪ１１回路４はメ
モリ制御回路１３にプログラムの読出しを指示する。
るＰＯ２の内容が５ＰＣａ１２ａにセットされる。この
ステップＳ３とステップＳ４は同時に実行することがで
きる。その後ステップＳ５でＰＯ２のイーを１つインク
リメントし、ステップＳ７でｆｆＩＩＪ１１回路４はメ
モリ制御回路１３にプログラムの読出しを指示する。
ＰＯ２の内容が“１００”であったとすると、メモリ１
４中の“１００”番地の内容を読み出す処理を実行する
。”１００″番地の内容が読み出されＭＤＲ９にセット
されると、ステップＳ６でこの命令を命令レジスタ６に
セットし、セットした命令を命令デコーダ７で解読する
。ステップＳ８でその解読の結果、命令の実行のために
は次のメモリ番地の命令を読出す必要があるか（１つの
命令を全て読み出したか）否かを判別する。この場合に
は“１００″番地が１語命令でなく、２語命令、又はそ
れ以上の多語命令である場合にはステップＳ１に戻り、
統＜ ” ｉ ｏ ｉ ”番地の命令コードの読…し処
理を実行する。
４中の“１００”番地の内容を読み出す処理を実行する
。”１００″番地の内容が読み出されＭＤＲ９にセット
されると、ステップＳ６でこの命令を命令レジスタ６に
セットし、セットした命令を命令デコーダ７で解読する
。ステップＳ８でその解読の結果、命令の実行のために
は次のメモリ番地の命令を読出す必要があるか（１つの
命令を全て読み出したか）否かを判別する。この場合に
は“１００″番地が１語命令でなく、２語命令、又はそ
れ以上の多語命令である場合にはステップＳ１に戻り、
統＜ ” ｉ ｏ ｉ ”番地の命令コードの読…し処
理を実行する。
ステップＳ８で命令め実行に必要な全ての命令コードの
読出しが終了している時は、続くステップＳ９で所定の
命令処理を実行する。
読出しが終了している時は、続くステップＳ９で所定の
命令処理を実行する。
＄３図のプログラムを実行する場合を具体例として以上
の処理を説明すると、今、プログラムの実行が進行して
きて、“＃１００”番地より格納されているｒＪＭＰ
Ｊ ＩＪ命令を実行する場合にはＰＯ２には“１００
”が格納されている。ここで５ＰＣａ１２ａの内容を
５ＰＣｂ１２ｂに移し、メモリ１４の″１００′′番地
の命令を読み出すべくｐｃｓの内容（１００）を内部バ
ス１０に出力し、ＭＤＡ８にセットする。同時にこの個
を５ＰＣａ１２ａにもセットする。
の処理を説明すると、今、プログラムの実行が進行して
きて、“＃１００”番地より格納されているｒＪＭＰ
Ｊ ＩＪ命令を実行する場合にはＰＯ２には“１００
”が格納されている。ここで５ＰＣａ１２ａの内容を
５ＰＣｂ１２ｂに移し、メモリ１４の″１００′′番地
の命令を読み出すべくｐｃｓの内容（１００）を内部バ
ス１０に出力し、ＭＤＡ８にセットする。同時にこの個
を５ＰＣａ１２ａにもセットする。
これにより５ＰＣａ１２ａには’ｔｏｏ″がセットされ
たことになる。そしてＰＯ２の値を１つインクリメント
し、読み出した命令の実行を行う、ここではジャンプ命
令であるため、分岐先のＪ１即ち“３００ ”をＰＯ２
に格納する。そして“３００”番地の処理を実行する。
たことになる。そしてＰＯ２の値を１つインクリメント
し、読み出した命令の実行を行う、ここではジャンプ命
令であるため、分岐先のＪ１即ち“３００ ”をＰＯ２
に格納する。そして“３００”番地の処理を実行する。
即ち、５ＰＣｂ１２ｂに５ＰＣａ１２ａの値” １００
”をセットし、５ＰＣａ１２ａに３００”をセットし
、その語命令処理を実行することになる。
”をセットし、５ＰＣａ１２ａに３００”をセットし
、その語命令処理を実行することになる。
従って、プログラムデパック時であって、“３００”番
地にブレークポイントを設定した様な場合においても、
ブレーク先における５ＰＣａ、ｂ（１２ａ、１２ｂ）に
はブレークポイントのアドレスが５ＰＣａ１２ａに、ま
た５ｐｃｂ１２ｂにはブレークポイントの処理を実行す
る前のアドレス″１００″がセットされていることにな
る。
地にブレークポイントを設定した様な場合においても、
ブレーク先における５ＰＣａ、ｂ（１２ａ、１２ｂ）に
はブレークポイントのアドレスが５ＰＣａ１２ａに、ま
た５ｐｃｂ１２ｂにはブレークポイントの処理を実行す
る前のアドレス″１００″がセットされていることにな
る。
このためデパックにおいてブレークポイントに何処から
きたかを容易に知ることが出来る。
きたかを容易に知ることが出来る。
また以上の説明ではブレークポイントよりブレークした
時に、ブレーク先で５ＰＣａ１２ａの内容を変更してし
まう例について説明したが、ここで５ＰＣａ１２ａの内
容が変更されない場合にはＳＰＣは１つでよく、上述の
ステップＳ１の処理も不必要となる。
時に、ブレーク先で５ＰＣａ１２ａの内容を変更してし
まう例について説明したが、ここで５ＰＣａ１２ａの内
容が変更されない場合にはＳＰＣは１つでよく、上述の
ステップＳ１の処理も不必要となる。
Ｅ他の実施例］
又１以上の説明では必ずＰＯ２の内容を５ＰＣ１２に格
納する例を説明したが、この処理は必ず必要とされるも
のではなく、プログラムが完成した場合には必要ない場
合の方が大部分である。このため、プログラム命令によ
り、任意にこの処理を実行するか否かを設定することが
できることが望ましい。
納する例を説明したが、この処理は必ず必要とされるも
のではなく、プログラムが完成した場合には必要ない場
合の方が大部分である。このため、プログラム命令によ
り、任意にこの処理を実行するか否かを設定することが
できることが望ましい。
このプログラム命令により、任意にこの処理を実行する
か否かを設定することができる演算処理装置を第４図に
示す０図中第１図と同一構成には同一番号を付した。
か否かを設定することができる演算処理装置を第４図に
示す０図中第１図と同一構成には同一番号を付した。
図中２１はＳＰＣセットモードレジスタであり、ＳＰＣ
セット命令によりセットされ、ＳＰＣリセット命令によ
りリセットされる。このＳＰＣセットモードレジスタ２
１の状態は制御回路４に入力され、制御回路４はこのＳ
ＰＣセットモードレジスタ２１がセットされている場合
には上述のＩ８２＠に示す処理を実行し、ｓｐｃセット
モードレジスタ２１がセットされていない場合には第２
図の処理のうちのステップＳｌ、ステップＳ４゜の処理
を実行しない。
セット命令によりセットされ、ＳＰＣリセット命令によ
りリセットされる。このＳＰＣセットモードレジスタ２
１の状態は制御回路４に入力され、制御回路４はこのＳ
ＰＣセットモードレジスタ２１がセットされている場合
には上述のＩ８２＠に示す処理を実行し、ｓｐｃセット
モードレジスタ２１がセットされていない場合には第２
図の処理のうちのステップＳｌ、ステップＳ４゜の処理
を実行しない。
またこの時５ＰＣａ、、ｂ （ｔｚａ、１２ｂ） への
入力はＡＮＤゲート２２ａ、２２ｂにより阻止されてい
る。
入力はＡＮＤゲート２２ａ、２２ｂにより阻止されてい
る。
Ｅ発明の効果Ｊ
以上説明したように本発明によれば、プログラムを順次
読み田すためのプログラムカウンタが更新される時に、
プログラムカウンタの内容を自動的に格納手段に待避し
、その後、プログラムカウンタを更新することにより、
現プログラムカウンタ値と、直前のプログラムカウンタ
値とが確認可能となり、プログラムの実行状態が容易に
把握することができ、プログラムのデパック、トレース
等の簡略化が可能となる。
読み田すためのプログラムカウンタが更新される時に、
プログラムカウンタの内容を自動的に格納手段に待避し
、その後、プログラムカウンタを更新することにより、
現プログラムカウンタ値と、直前のプログラムカウンタ
値とが確認可能となり、プログラムの実行状態が容易に
把握することができ、プログラムのデパック、トレース
等の簡略化が可能となる。
＠１ｒＲＪは本発明の一実施例演算処理装置の機能ブロ
ック図、 第２図は本実施例の命令実行フローチャート、第３図は
実行プログラムの例を示す図。 第４図は本発明の他の実施例演算処理装置の機能ブロッ
ク図であるφ 図中、２・・・算術論理演算器、４・・・制御回路、５
・・・プログラムカウンタ、６・・・命令レジスタ、７
・・・命令デコーダ、８・・・メモリアドレスレジスタ
、９・・・メモリデータレジスタ、１２ａ、ｂ・・・プ
ログラムカウンタ待避用レジスタ、１３・・・メモリ制
御回路、１４・・・メモリ、２０・・・汎用レジスタ、
２１・・・ＳＰＣセットモードレジスタ、２２・・・Ａ
ＮＤゲートである。 第２図
ック図、 第２図は本実施例の命令実行フローチャート、第３図は
実行プログラムの例を示す図。 第４図は本発明の他の実施例演算処理装置の機能ブロッ
ク図であるφ 図中、２・・・算術論理演算器、４・・・制御回路、５
・・・プログラムカウンタ、６・・・命令レジスタ、７
・・・命令デコーダ、８・・・メモリアドレスレジスタ
、９・・・メモリデータレジスタ、１２ａ、ｂ・・・プ
ログラムカウンタ待避用レジスタ、１３・・・メモリ制
御回路、１４・・・メモリ、２０・・・汎用レジスタ、
２１・・・ＳＰＣセットモードレジスタ、２２・・・Ａ
ＮＤゲートである。 第２図
Claims (2)
- （１）プログラムカウンタの値を保持する保持手段と、
前記プログラムカウンタの更新前に該プログラムカウン
タの値を読み出し、前記保持手段に格納するカウンタ値
待避手段とを備え、プログラムカウンタが更新される時
に、プログラムカウンタの内容を前記格納手段に待避し
、その後、プログラムカウンタを更新することにより、
現プログラムカウンタ値と、直前のプログラムカウンタ
値とを確認可能とすることを特徴とする演算処理装置。 - （２）更に格納手段を付勢するか否かを選択する選択手
段を備えたことを特徴とする特許請求の範囲第１項記載
の演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061934A JPS61221943A (ja) | 1985-03-28 | 1985-03-28 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061934A JPS61221943A (ja) | 1985-03-28 | 1985-03-28 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221943A true JPS61221943A (ja) | 1986-10-02 |
Family
ID=13185501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60061934A Pending JPS61221943A (ja) | 1985-03-28 | 1985-03-28 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358548A (ja) * | 1986-08-28 | 1988-03-14 | Nec Corp | デバツグ用マイクロプロセツサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114639A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Information precessing unit provided with program trace function |
| JPS5635252A (en) * | 1979-08-29 | 1981-04-07 | Casio Comput Co Ltd | Detecting system for program branch address |
-
1985
- 1985-03-28 JP JP60061934A patent/JPS61221943A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114639A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Information precessing unit provided with program trace function |
| JPS5635252A (en) * | 1979-08-29 | 1981-04-07 | Casio Comput Co Ltd | Detecting system for program branch address |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358548A (ja) * | 1986-08-28 | 1988-03-14 | Nec Corp | デバツグ用マイクロプロセツサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| JPS6212529B2 (ja) | ||
| JPS61229137A (ja) | 演算処理装置 | |
| JPH0222413B2 (ja) | ||
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPS6242301B2 (ja) | ||
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS63249206A (ja) | プログラマブルコントロ−ラ | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| KR960029969A (ko) | 파이프라인 처리기능을 갖는 데이타프로세서 | |
| JPH04342037A (ja) | プログラムのオペランドチェック方式 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPS63280333A (ja) | マイクロプログラム制御装置 | |
| JPH0756637B2 (ja) | 演算処理装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPS6027417B2 (ja) | デ−タ処理装置 | |
| JPH01130234A (ja) | 障害探索方式 | |
| JPS62119642A (ja) | トレ−ス方式 | |
| KR20080044652A (ko) | Ｃｐｕ에서의 스택을 이용한 디버깅 방법 | |
| JPH05342037A (ja) | プログラム開発用マイクロコンピュータ | |
| JPH01253045A (ja) | 論理分析回路 | |
| JPH0323938B2 (ja) | ||
| JPS62196745A (ja) | レジスタ書込み方式 |