JPS6358548A - デバツグ用マイクロプロセツサ - Google Patents
デバツグ用マイクロプロセツサInfo
- Publication number
- JPS6358548A JPS6358548A JP61203011A JP20301186A JPS6358548A JP S6358548 A JPS6358548 A JP S6358548A JP 61203011 A JP61203011 A JP 61203011A JP 20301186 A JP20301186 A JP 20301186A JP S6358548 A JPS6358548 A JP S6358548A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- debug
- instruction
- program
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims abstract description 25
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデバッグ対象システムのデバッグ用割なうマイ
クロプロセッサ開発支援装置に使用されるデバッグ用マ
イクロプロセッ？に関し、特に前記デバッグ用マイクロ
プロセッサがデバッグ対象プログラムの実行状態からメ
モリ、レジスタなどの内容の表示、変更を行なうデバッ
グプログラムの実行へ遷移する時う機能に関する。
クロプロセッサ開発支援装置に使用されるデバッグ用マ
イクロプロセッ？に関し、特に前記デバッグ用マイクロ
プロセッサがデバッグ対象プログラムの実行状態からメ
モリ、レジスタなどの内容の表示、変更を行なうデバッ
グプログラムの実行へ遷移する時う機能に関する。
まず、本デバッグ用マイクロプロセッサが使用されるマ
イクロプロセッサ開発支援装置とデバッグ対称システム
の接続の概要を第４図を用いて説明する。デバッグ対称
システム３９に実装されるマイクロプロセッサの代わり
にコネクタ３８、グープル３７を介してマイクロプロセ
ッサ開発支援装置２７が接続される。マイクロプロセッ
サ開発支援装置２７にはデバッグ用マイクロプロセッサ
ｌの他に、コントロール部など（本発明と直接関係がな
いので省略した）があシ、デバッグ対称システム３９に
実装されるべきマイクロプロセッサの代わシにデバッグ
対象プログラムの実行と、そのデバッグを行なう機能を
有する。このためデバッグ用マイクロプロセッサ１は、
デバッグ対象システム３９上のメモリにあるプログラム
（通常マイクロプロセッサ開発支援装置２７内に前記メ
モリを仮想的に配置することも可能ではあるが、本発明
とは直接関係がないので省略する）の実行と、マイクロ
プロセッサ開発支援装置２７内の別バンクにあるデバッ
グ機能を有したデバッグプログラムが書き込まれている
メモリの実行を行わなければならない。
イクロプロセッサ開発支援装置とデバッグ対称システム
の接続の概要を第４図を用いて説明する。デバッグ対称
システム３９に実装されるマイクロプロセッサの代わり
にコネクタ３８、グープル３７を介してマイクロプロセ
ッサ開発支援装置２７が接続される。マイクロプロセッ
サ開発支援装置２７にはデバッグ用マイクロプロセッサ
ｌの他に、コントロール部など（本発明と直接関係がな
いので省略した）があシ、デバッグ対称システム３９に
実装されるべきマイクロプロセッサの代わシにデバッグ
対象プログラムの実行と、そのデバッグを行なう機能を
有する。このためデバッグ用マイクロプロセッサ１は、
デバッグ対象システム３９上のメモリにあるプログラム
（通常マイクロプロセッサ開発支援装置２７内に前記メ
モリを仮想的に配置することも可能ではあるが、本発明
とは直接関係がないので省略する）の実行と、マイクロ
プロセッサ開発支援装置２７内の別バンクにあるデバッ
グ機能を有したデバッグプログラムが書き込まれている
メモリの実行を行わなければならない。
従来、この種のデバッグ用マイクロプロセッサとして本
来デバッグ対象システム３９上に接続すべきマイクロプ
ロセッサ（以下本来のマイクロブセッサと称す）を使用
し、ある条件でその実行を中断しく以下ブレークと称す
）、マイクロプロセッサ開発支援装置２７上にあるデバ
ッグプログラムへ制御を移す為に１本来のマイクロプロ
セッサが持っているマスク不可能側シ込み（以下ＮＭＩ
と称す）′５ｒ：使ってブレーク動作を実現していた。
来デバッグ対象システム３９上に接続すべきマイクロプ
ロセッサ（以下本来のマイクロブセッサと称す）を使用
し、ある条件でその実行を中断しく以下ブレークと称す
）、マイクロプロセッサ開発支援装置２７上にあるデバ
ッグプログラムへ制御を移す為に１本来のマイクロプロ
セッサが持っているマスク不可能側シ込み（以下ＮＭＩ
と称す）′５ｒ：使ってブレーク動作を実現していた。
第５図は本来のマイクロプロセッサの内部ブロック図で
ある。バス制御部２はアドレスバス６とデータバス７と
制御バス８を制御し、命令を読み込み、命令バッファ３
へ格納する。命令実行部４はその内部にプログラムカウ
ンタ４−２’（以下ＰＣを記述することもある）とマイ
クロプロセッサ内部状態情報４−１（以下プログラムス
テータスワード：ｐｓｗと称す）を持ち、これにもとす
いて命令バッファ３から命令を受は取シ、順次実行して
ゆく。命令実行部はプログラムカウンタ４−２′の命令
を命令バッファ３から順次受は取シ、命令を受は取る度
にプログラムカウンタ４−２′の内容は次に実行される
プログラムの値に、更新される。すなわち、命令が実行
されている時点でのプログラムカウンタ４−２′の内容
は次に実行されるべき命令のマドレスを示している。命
令バッファ制御部１１はバス制御部２と命令実行部４′
からの情報１０−１．１０−２により、命令バッファ３
内に取シ込まれている命令数をマイクロプロセッサ外部
へ信号線１２を通して通知する。また割り込み制御部５
′は割シ込み端子（ＮＭ１１４）からの割シ込み要求を
命令実行部４′は、プログラムカウンタ４−２′の内容
とプログラムステータスワード４−１とをバス制御部２
る通じてメモリへ退避させ、次に所定の命令を実行する
。
ある。バス制御部２はアドレスバス６とデータバス７と
制御バス８を制御し、命令を読み込み、命令バッファ３
へ格納する。命令実行部４はその内部にプログラムカウ
ンタ４−２’（以下ＰＣを記述することもある）とマイ
クロプロセッサ内部状態情報４−１（以下プログラムス
テータスワード：ｐｓｗと称す）を持ち、これにもとす
いて命令バッファ３から命令を受は取シ、順次実行して
ゆく。命令実行部はプログラムカウンタ４−２′の命令
を命令バッファ３から順次受は取シ、命令を受は取る度
にプログラムカウンタ４−２′の内容は次に実行される
プログラムの値に、更新される。すなわち、命令が実行
されている時点でのプログラムカウンタ４−２′の内容
は次に実行されるべき命令のマドレスを示している。命
令バッファ制御部１１はバス制御部２と命令実行部４′
からの情報１０−１．１０−２により、命令バッファ３
内に取シ込まれている命令数をマイクロプロセッサ外部
へ信号線１２を通して通知する。また割り込み制御部５
′は割シ込み端子（ＮＭ１１４）からの割シ込み要求を
命令実行部４′は、プログラムカウンタ４−２′の内容
とプログラムステータスワード４−１とをバス制御部２
る通じてメモリへ退避させ、次に所定の命令を実行する
。
このような動作をする本来のマイクロプロセッサをデバ
ッグ用マイクロプロセッサとして使用した場合のマイク
ロプロセッサ開発支援装置は、第７図の構成となる。マ
イクロプロセッサ開発支援装置２７′は、本来のマイク
ロプロセラ？１’、制御部１９′、デバッグプログラム
用メモＩＪ １６、Ｎ）、４工退避メモリ１７’、ＮＭ
Ｉ退避タイミング制御部１８、デバッグ対象システムか
らのＮＭＩ２６と制御部１９′からのブレーク要求信号
２５とを選択する選択回路４６などから構成されている
。デバッグ対象プログ２ムの実行状態からデバッグプロ
グラムの実行状態へ遷移させるブレーク動作は、マイク
ロプロセッサ開発支援装置２７′がメモリパンクをＮＭ
Ｉ退避メモリ１７′へ切シ替え、ブレーク要求信号２５
を通じてＮＭＩ１４をアクティブとし、デバッグ用マイ
クロプロセッサ１′（すなわち本来のマイクロプロセッ
サ）が退避する情報（プログラムカウンタ及びプログラ
ムステータスワード）をＮＭＩ退避メモリ１７′へ格納
し、次に別バンクにあるデバッグプログラムメモリ１６
を本来のマイクロブセッサ１′に与え、デバッグプログ
ラムを起動することＫより実行される。
ッグ用マイクロプロセッサとして使用した場合のマイク
ロプロセッサ開発支援装置は、第７図の構成となる。マ
イクロプロセッサ開発支援装置２７′は、本来のマイク
ロプロセラ？１’、制御部１９′、デバッグプログラム
用メモＩＪ １６、Ｎ）、４工退避メモリ１７’、ＮＭ
Ｉ退避タイミング制御部１８、デバッグ対象システムか
らのＮＭＩ２６と制御部１９′からのブレーク要求信号
２５とを選択する選択回路４６などから構成されている
。デバッグ対象プログ２ムの実行状態からデバッグプロ
グラムの実行状態へ遷移させるブレーク動作は、マイク
ロプロセッサ開発支援装置２７′がメモリパンクをＮＭ
Ｉ退避メモリ１７′へ切シ替え、ブレーク要求信号２５
を通じてＮＭＩ１４をアクティブとし、デバッグ用マイ
クロプロセッサ１′（すなわち本来のマイクロプロセッ
サ）が退避する情報（プログラムカウンタ及びプログラ
ムステータスワード）をＮＭＩ退避メモリ１７′へ格納
し、次に別バンクにあるデバッグプログラムメモリ１６
を本来のマイクロブセッサ１′に与え、デバッグプログ
ラムを起動することＫより実行される。
ＮＭＩ退避タイミング制御部１８及び制御部１９′は、
以上の動作の制御を行なっている。また命令バッファス
テータス制御部４４はブレーク動作が発生した時点で実
行していた命令を命令バッファ制御信号１２とＮＭＩ退
避メモリ１７′へ退避されたプログラムカウンタの情報
から換算し、その情報を制御部１９′へ知らせる機能を
持たなければならなかった。
以上の動作の制御を行なっている。また命令バッファス
テータス制御部４４はブレーク動作が発生した時点で実
行していた命令を命令バッファ制御信号１２とＮＭＩ退
避メモリ１７′へ退避されたプログラムカウンタの情報
から換算し、その情報を制御部１９′へ知らせる機能を
持たなければならなかった。
上述したように、デバッグ用マイクロプロセッサとして
、本来のマイクロプロセッサを使用した場合、命令バッ
ファを持つために、マイクロプロセッサが命令を読み取
る時刻と命令を実行する時刻が異なシ、これを調整する
機能、およびデバッグ対象システムからのＮＭＩとブレ
ーク要求信号を選択するための選択回路がマイクロプロ
セッサ開発支援装置に必要となシ、マイクロプロセッサ
開発支援装置の構成を複雑化していた。
、本来のマイクロプロセッサを使用した場合、命令バッ
ファを持つために、マイクロプロセッサが命令を読み取
る時刻と命令を実行する時刻が異なシ、これを調整する
機能、およびデバッグ対象システムからのＮＭＩとブレ
ーク要求信号を選択するための選択回路がマイクロプロ
セッサ開発支援装置に必要となシ、マイクロプロセッサ
開発支援装置の構成を複雑化していた。
Ｃ問題点を解決するための手段〕
本発明のデバッグ用マイクロプロセッサはマイクロプロ
セッサ開発支援装置に使用するデバッグ用マイクロプロ
セッサとして、本来のマイクロプロセッサの機能に加え
て本来のマイクロプロセッサが有する割シ込み機能より
優先順位の高いデバッグ月割シ込み機能を有し、前記デ
バッグ相開り込みにより生じるデバッグ用マイクロプロ
セッサの内部情報の退避動作において、前記デバッグ月
割シ込み処理が終了した時点で実行が再開されるべきプ
ログラムカウンタの情報の他に前記デパック月割シ込み
のかかった時に実行していた命令のプログラムカウンタ
の情報をも退避する機能を有している。
セッサ開発支援装置に使用するデバッグ用マイクロプロ
セッサとして、本来のマイクロプロセッサの機能に加え
て本来のマイクロプロセッサが有する割シ込み機能より
優先順位の高いデバッグ月割シ込み機能を有し、前記デ
バッグ相開り込みにより生じるデバッグ用マイクロプロ
セッサの内部情報の退避動作において、前記デバッグ月
割シ込み処理が終了した時点で実行が再開されるべきプ
ログラムカウンタの情報の他に前記デパック月割シ込み
のかかった時に実行していた命令のプログラムカウンタ
の情報をも退避する機能を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すデバッグ用マイクロプ
ロセッサのブロック図である。第５図の本来のマイクロ
プロセッサとの違いは割シ込み制御部５にデバッグ月割
シ込み１３がつき、また命令実行部４に従来′のプログ
ラムカウンタ４−２（以下Ｐ Ｃｎｅｘｔと記述する）
に加えて２つめのプログラムカウンタ４−３（以下Ｐ
Ｃｃｕｒｒｅｎｔ と記述する）がついた点である。
ロセッサのブロック図である。第５図の本来のマイクロ
プロセッサとの違いは割シ込み制御部５にデバッグ月割
シ込み１３がつき、また命令実行部４に従来′のプログ
ラムカウンタ４−２（以下Ｐ Ｃｎｅｘｔと記述する）
に加えて２つめのプログラムカウンタ４−３（以下Ｐ
Ｃｃｕｒｒｅｎｔ と記述する）がついた点である。
命令実行部はＰＣｎｅｘｔ ４−２を使って命令を読み
出すとＰ Ｃｃｕｒｒｅｎｔ４−３へＰ Ｃｎｅｘｔ
４−２ （Ｄ値ヲコピーし、続いてＰＣｎｅｘｔ４−
２を次に実行するプログラムカウンタの値ヘセットする
。すなわち、ＰＣｎｅｘｔ４−２は次に実行されるべき
プログラムカウンタについテノ情報を、Ｐ Ｃｃｕｒｒ
ｅｎｔ ４−３は現在実行されているプログラムカウン
タについての情報を持っていることになる。また命令実
行部４はデバッグ月割シ込み１３がアクティブとなった
ことを割り込み制御部５から通知されると、バス制御部
２を通してＰＳＷ４−１、ＰＣｎｅｘｔ４−２（本来の
マイクロプロセッサにおけるＰＯ２−２’と同じ）、Ｐ
Ｃｃｕｒｒｅｎｔ ４−３の３つの情報を退避する機
能を持っている。
出すとＰ Ｃｃｕｒｒｅｎｔ４−３へＰ Ｃｎｅｘｔ
４−２ （Ｄ値ヲコピーし、続いてＰＣｎｅｘｔ４−
２を次に実行するプログラムカウンタの値ヘセットする
。すなわち、ＰＣｎｅｘｔ４−２は次に実行されるべき
プログラムカウンタについテノ情報を、Ｐ Ｃｃｕｒｒ
ｅｎｔ ４−３は現在実行されているプログラムカウン
タについての情報を持っていることになる。また命令実
行部４はデバッグ月割シ込み１３がアクティブとなった
ことを割り込み制御部５から通知されると、バス制御部
２を通してＰＳＷ４−１、ＰＣｎｅｘｔ４−２（本来の
マイクロプロセッサにおけるＰＯ２−２’と同じ）、Ｐ
Ｃｃｕｒｒｅｎｔ ４−３の３つの情報を退避する機
能を持っている。
本デバッグ用マイクロプロセッサを用いたマイクロプロ
セッサ開発支援装置のブロック図を第２図に示す。従来
のマイクロプロセッサ開発支援装置７のブロック図との
違いは命令バッファステータス制御部４４と、デバッグ
対象システムからの割シ込みと制御部からの割り込み（
ブレーク要求信号）との選択回路４６がなくなったこと
である。
セッサ開発支援装置のブロック図を第２図に示す。従来
のマイクロプロセッサ開発支援装置７のブロック図との
違いは命令バッファステータス制御部４４と、デバッグ
対象システムからの割シ込みと制御部からの割り込み（
ブレーク要求信号）との選択回路４６がなくなったこと
である。
制御部１９からのブレーク要求信号２５はデバッグ用マ
イクロプロセッサのデバッグ月割シ込み１３へ加えられ
る。ブレークが発生すると制御部１９ブレ一クタイミン
グ制御部１８によって、メモリバンクがブレーク退避メ
モリ１７（機能的にはＮＭＩ退避メモリ１７′と同等）
へ切り替えられ、Ｐ ５Ｗ４−１、Ｐ Ｃｎｅｘｔ
４−２、Ｐ Ｃｃｕｒｒｅｎｔ４−３の情報がブＶ−り
退避メモリ１７へ書１込まれ、次にデバッグプログラム
メモリ１６へバンクが切り替えられ、デバッグプログラ
ムが動作する。この時読に、ブレークがかかった時点で
実行されていれ命令のプログラムカウンタの情報（Ｐ
Ｃｃｕｒｒｅｎｔ ４−３ンは）”レーク退避メモリ１
７へ格納されておシ、命令バッファステータス制御部４
４がこの情報を換算する必要がない。またデバッグ月割
シ込み１３がＮＭＩ １４と独立したため、デバッグ対
象システム３９からのＮＭＩ２６と制御部１９からのブ
レーク要求信号２５とを選択する必要はない。
イクロプロセッサのデバッグ月割シ込み１３へ加えられ
る。ブレークが発生すると制御部１９ブレ一クタイミン
グ制御部１８によって、メモリバンクがブレーク退避メ
モリ１７（機能的にはＮＭＩ退避メモリ１７′と同等）
へ切り替えられ、Ｐ ５Ｗ４−１、Ｐ Ｃｎｅｘｔ
４−２、Ｐ Ｃｃｕｒｒｅｎｔ４−３の情報がブＶ−り
退避メモリ１７へ書１込まれ、次にデバッグプログラム
メモリ１６へバンクが切り替えられ、デバッグプログラ
ムが動作する。この時読に、ブレークがかかった時点で
実行されていれ命令のプログラムカウンタの情報（Ｐ
Ｃｃｕｒｒｅｎｔ ４−３ンは）”レーク退避メモリ１
７へ格納されておシ、命令バッファステータス制御部４
４がこの情報を換算する必要がない。またデバッグ月割
シ込み１３がＮＭＩ １４と独立したため、デバッグ対
象システム３９からのＮＭＩ２６と制御部１９からのブ
レーク要求信号２５とを選択する必要はない。
次に、本発明の他の実施例について説明する。
第６図はマイクロプロセッサの一構成図である。
最近のマイクロプロセッサでは、機能が複雑な為、マイ
クロコード４０と呼ばれる制御プログラムをマイクロプ
ロセッサ１，１′内部に持ち、簡単な機能の回路の集合
体でおるハードウェア４２を、このマイクロコード４０
で制御してマイクロプロセッサを動作させているもので
ある。
クロコード４０と呼ばれる制御プログラムをマイクロプ
ロセッサ１，１′内部に持ち、簡単な機能の回路の集合
体でおるハードウェア４２を、このマイクロコード４０
で制御してマイクロプロセッサを動作させているもので
ある。
このようなマイクロコードによる制御を行なうマイクロ
プロセッサにおいて、本来のマイクロプロセッサが持つ
ＮＭＩの機能は第８図に示すようなマイクロコードで構
成されている。割シ込みを検出するとスタックポインタ
（ＳＰと記述する）と呼ばれるポインタを用いてプログ
ラムステータスワード、プログラムカウンタの内容をポ
インタが指す場所へ退避する。ＮＭＩを検出する（４７
）と、まずＳＰがインクリメントされ（４８）、ＳＰの
さすメモリへプログラムステータスワードの内容を書き
込む。（４９）次に１再度ＳＰをインクリメントしく５
０）、そこへプログラムカウンタの内容を書き込む。（
５１）その後、プログラムカウンタを所定のエントリー
の値にセットして（５２）、割シ込みエントリーへ制御
を移す（５３）。このとき、この本来のマイクロプロセ
ッサを用いたマイクロプロセッサ開発支援装置の動作は
実施例１におけるマイクロプロセッサ開発支援装置２７
′と同じである。
プロセッサにおいて、本来のマイクロプロセッサが持つ
ＮＭＩの機能は第８図に示すようなマイクロコードで構
成されている。割シ込みを検出するとスタックポインタ
（ＳＰと記述する）と呼ばれるポインタを用いてプログ
ラムステータスワード、プログラムカウンタの内容をポ
インタが指す場所へ退避する。ＮＭＩを検出する（４７
）と、まずＳＰがインクリメントされ（４８）、ＳＰの
さすメモリへプログラムステータスワードの内容を書き
込む。（４９）次に１再度ＳＰをインクリメントしく５
０）、そこへプログラムカウンタの内容を書き込む。（
５１）その後、プログラムカウンタを所定のエントリー
の値にセットして（５２）、割シ込みエントリーへ制御
を移す（５３）。このとき、この本来のマイクロプロセ
ッサを用いたマイクロプロセッサ開発支援装置の動作は
実施例１におけるマイクロプロセッサ開発支援装置２７
′と同じである。
第３図は本実施例におけるデバッグ月割シ込みの機能を
実行させるマイクロコードをしめしたいものでｈる。デ
バッグ月割シ込みを検出する（２８）と、まずＳＰがイ
ンクリメントされ（２９）、ＳＰのさずメモリへプログ
ラムステータスワードの内容を書き込む（３０）。次に
、再度ＳＰをインクリメントしく３１Ｘ そこへＰ Ｃ
ｎｅｘｔの値を書き込み（３２χ さらに、ＳＰをイン
クリメントしく３３ＸそこへＰＣｃｕｒｒｅｎｔの値を
書き込む（３４）。最後にプログラムカウンタに所定の
エントリーの値をセットして（３５Ｘ 制御を割シ込み
エントリーへ移す（３６）。
実行させるマイクロコードをしめしたいものでｈる。デ
バッグ月割シ込みを検出する（２８）と、まずＳＰがイ
ンクリメントされ（２９）、ＳＰのさずメモリへプログ
ラムステータスワードの内容を書き込む（３０）。次に
、再度ＳＰをインクリメントしく３１Ｘ そこへＰ Ｃ
ｎｅｘｔの値を書き込み（３２χ さらに、ＳＰをイン
クリメントしく３３ＸそこへＰＣｃｕｒｒｅｎｔの値を
書き込む（３４）。最後にプログラムカウンタに所定の
エントリーの値をセットして（３５Ｘ 制御を割シ込み
エントリーへ移す（３６）。
以上説明したように本発明は、デバッグ月割シ込みを持
ち、デバッグ月割シ込み時にｐｓｗ。
ち、デバッグ月割シ込み時にｐｓｗ。
Ｐ Ｃｎｅｘｔ、 ＰＣｃｕｒｒｅｎｔを退避する機能
を持つデバッグ用マイクロプロセッサをマイクロプロセ
ッサ開発支援装置に搭載することにより、命令バッファ
ステータス制御部、デバッグ対象システムとブレーク要
求信号の選択回路を持つ必要がなくなり、マイクロプロ
セッサ開発支援装置を簡単に構成することができる。
を持つデバッグ用マイクロプロセッサをマイクロプロセ
ッサ開発支援装置に搭載することにより、命令バッファ
ステータス制御部、デバッグ対象システムとブレーク要
求信号の選択回路を持つ必要がなくなり、マイクロプロ
セッサ開発支援装置を簡単に構成することができる。
第１図は本発明によるデバッグ用マイクロプロセッサの
一実施例の機能ブロック図、第２図は本発明によるデバ
ッグ用マイクロプロセッサを用いたマイクロプロセッサ
開発支援装置の機能ブロック図、第３図は本発明で用い
るマイクロコードによる処理フロー図、第４図はマイク
ロプロセッサ開発支援装置とデバッグ対象システムの接
続図、第５図は本来のマイクロプロセッサの機能ブロッ
ク図、第６図はマイクロコードによって実現されるマイ
クロプロセッサのブロック図、第７図は本来のマイクロ
プロセッサを用いたマイクロプロセッサ開発支援装置の
一例を示す構成図、第８図はマイクロコードによって実
現される本来のマイクロプロセッサのＮＭＩの動作を示
すシーケンスフロー図である。 １・・・・・・デバッグ用マイクロプロセッサ、１′・
・・・・・本来のマイクロプロセッサ、２・・・・・・
バス制御部、３・・・・・・命令バッファ、４・・・・
・・命令実行部、４−１・・・・・・プログラムステー
タスワード、４−２・・・・・・次に実行されるプログ
ラムカウンタ（ＰＣｎｅｘｔ）、４−２′・・・・・・
次に実行されるプログラムカウンタ（ＰＣ）、４−３・
・・−・・現在実行されているプログラムカウンタ（Ｐ
Ｃｃｕｒｒｅｎｔ）、５・・・・・・割シ込み制御部
、６・・・・・・アンレスバス、７・・・・・・データ
バス、８・・・・−ｆｆｄ［ｌハス、９・・・・・・ア
ドレスバス、９−１゜９−２・・・・・・命令パス、１
０−１．１０−２・・・・・・命令バッファ制御部入力
信号、１１・・・・・・命令バッファ制御部、１２・・
・・・・命令バッファ制御部出力信号、１３・・・・・
・デバッグ月割シ込み、１４・・・・・・マスク不可能
側シ込み（ＮＭＩ）、１５・・・・−・割シ込み制御パ
ス、１６・・・・・・デバッグプログラム用メモリ（デ
バッグプログラムがのっている）、１７・・・・・・ブ
レーク退避メモリ、１７′・・・・・・Ｎｌｌ／ＩＩ退
避メモリ（１７と機能的に同じ）、１８・−・・・・ブ
レーク退避タイミング制御部、１９．１９’・・・・・
・制御部、２０・・・・・・デバッグ対象プログラムメ
モリ、２１−１゜２１−２・・・・・・バッファ、メモ
リ選択信号、２２−１゜２２−２．２２−３・・・・・
・アクセス信号、２３−１゜２３−２・・・・・・バッ
ファ、２４−１ 、２４−２・・・・・・インバータ、
２５・・・・・・ブレーク要求信号、２６・・・・・・
デバッグ対象システムからのＮＭＩ、２７゜２７′・・
・・・・マイクロプロセッサ開発支援装置、２８−３６
・・・・・・デバッグ相開シ込み処理手順（マイクロコ
ードによる処理）、３７・・・・・・ケーブル、３８・
・・・・・コネクタ、３９・・・・・・デバッグ対象シ
ステム、４０・・・・・・マイクロコード、４１・・・
・・・マイクｏコード制御パス、４２・・・・・・ハー
ドウェア、４３・・・・・・マイクロプロセッサ信号、
４４・・・・・・命令バッファステータス制御部、４５
・・・・・・命令バッファステータス制御部出力信号、
４６・・・・・・選択回路、４７−５３・・・・・・Ｎ
ＭＩ処理手順（マイクロコードによる処理）。 ′ｙＦＪ２図 ￥Ｊ５図 箔乙図 カフ図 呵６図
一実施例の機能ブロック図、第２図は本発明によるデバ
ッグ用マイクロプロセッサを用いたマイクロプロセッサ
開発支援装置の機能ブロック図、第３図は本発明で用い
るマイクロコードによる処理フロー図、第４図はマイク
ロプロセッサ開発支援装置とデバッグ対象システムの接
続図、第５図は本来のマイクロプロセッサの機能ブロッ
ク図、第６図はマイクロコードによって実現されるマイ
クロプロセッサのブロック図、第７図は本来のマイクロ
プロセッサを用いたマイクロプロセッサ開発支援装置の
一例を示す構成図、第８図はマイクロコードによって実
現される本来のマイクロプロセッサのＮＭＩの動作を示
すシーケンスフロー図である。 １・・・・・・デバッグ用マイクロプロセッサ、１′・
・・・・・本来のマイクロプロセッサ、２・・・・・・
バス制御部、３・・・・・・命令バッファ、４・・・・
・・命令実行部、４−１・・・・・・プログラムステー
タスワード、４−２・・・・・・次に実行されるプログ
ラムカウンタ（ＰＣｎｅｘｔ）、４−２′・・・・・・
次に実行されるプログラムカウンタ（ＰＣ）、４−３・
・・−・・現在実行されているプログラムカウンタ（Ｐ
Ｃｃｕｒｒｅｎｔ）、５・・・・・・割シ込み制御部
、６・・・・・・アンレスバス、７・・・・・・データ
バス、８・・・・−ｆｆｄ［ｌハス、９・・・・・・ア
ドレスバス、９−１゜９−２・・・・・・命令パス、１
０−１．１０−２・・・・・・命令バッファ制御部入力
信号、１１・・・・・・命令バッファ制御部、１２・・
・・・・命令バッファ制御部出力信号、１３・・・・・
・デバッグ月割シ込み、１４・・・・・・マスク不可能
側シ込み（ＮＭＩ）、１５・・・・−・割シ込み制御パ
ス、１６・・・・・・デバッグプログラム用メモリ（デ
バッグプログラムがのっている）、１７・・・・・・ブ
レーク退避メモリ、１７′・・・・・・Ｎｌｌ／ＩＩ退
避メモリ（１７と機能的に同じ）、１８・−・・・・ブ
レーク退避タイミング制御部、１９．１９’・・・・・
・制御部、２０・・・・・・デバッグ対象プログラムメ
モリ、２１−１゜２１−２・・・・・・バッファ、メモ
リ選択信号、２２−１゜２２−２．２２−３・・・・・
・アクセス信号、２３−１゜２３−２・・・・・・バッ
ファ、２４−１ 、２４−２・・・・・・インバータ、
２５・・・・・・ブレーク要求信号、２６・・・・・・
デバッグ対象システムからのＮＭＩ、２７゜２７′・・
・・・・マイクロプロセッサ開発支援装置、２８−３６
・・・・・・デバッグ相開シ込み処理手順（マイクロコ
ードによる処理）、３７・・・・・・ケーブル、３８・
・・・・・コネクタ、３９・・・・・・デバッグ対象シ
ステム、４０・・・・・・マイクロコード、４１・・・
・・・マイクｏコード制御パス、４２・・・・・・ハー
ドウェア、４３・・・・・・マイクロプロセッサ信号、
４４・・・・・・命令バッファステータス制御部、４５
・・・・・・命令バッファステータス制御部出力信号、
４６・・・・・・選択回路、４７−５３・・・・・・Ｎ
ＭＩ処理手順（マイクロコードによる処理）。 ′ｙＦＪ２図 ￥Ｊ５図 箔乙図 カフ図 呵６図
Claims (1)
- 実行されるべき命令を指定するプログラムカウンタの内
容と内部状態を表わす情報とをメモリへ退避する機能と
、割り込み機能とを有るマイクロプロセッサにおいて、
前記割り込み機能より優先順位の高いデバッグ用割り込
み機能を有する割込み制御部と、前記デバッグ用割り込
み時に、前記プログラムカウンタの内容と前記内部状態
を表わす情報との退避動作に加えて、前記デバッグ用割
り込みが発生した時点で実行されていた命令を指定する
プログラムカウンタの内容をも退避させる機能を有する
命令実行部とを有することを特徴とするデバッグ用マイ
クロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203011A JPH0724032B2 (ja) | 1986-08-28 | 1986-08-28 | デバツグ用マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203011A JPH0724032B2 (ja) | 1986-08-28 | 1986-08-28 | デバツグ用マイクロプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358548A true JPS6358548A (ja) | 1988-03-14 |
| JPH0724032B2 JPH0724032B2 (ja) | 1995-03-15 |
Family
ID=16466858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203011A Expired - Lifetime JPH0724032B2 (ja) | 1986-08-28 | 1986-08-28 | デバツグ用マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724032B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221943A (ja) * | 1985-03-28 | 1986-10-02 | Canon Inc | 演算処理装置 |
-
1986
- 1986-08-28 JP JP61203011A patent/JPH0724032B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221943A (ja) * | 1985-03-28 | 1986-10-02 | Canon Inc | 演算処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0724032B2 (ja) | 1995-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103472B2 (ja) | デバツグ用マイクロプロセツサ | |
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPS6358548A (ja) | デバツグ用マイクロプロセツサ | |
| JPH07152598A (ja) | インサーキット・エミュレータ | |
| JPS61260338A (ja) | メモリダンプ方式 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JP3102381B2 (ja) | タスクデバッグ装置、タスクデバッグ方法及びその記録媒体 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPH03134742A (ja) | デバッグ装置 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPS6175436A (ja) | マイクロプログラム制御装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH0419580B2 (ja) | ||
| JPH09160800A (ja) | エミュレータ | |
| JPH0282323A (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JPH01233532A (ja) | マルチプロセッサシステムにおけるトレース制御方式 | |
| JPH02212948A (ja) | 中央処理装置の障害情報収集装置 | |
| JPH0272443A (ja) | データ処理装置 | |
| JP2000082052A (ja) | マルチプロセッサシステム及びその診断方法並びにその制御プログラムを記録した記録媒体 | |
| JPH03105529A (ja) | Ｐｓｗ形式エラー制御回路 | |
| JPS621042A (ja) | 電子計算機 | |
| JPS63278147A (ja) | レジスタ誤使用防止制御方式 |