JPS6122321B2 - - Google Patents
Info
- Publication number
- JPS6122321B2 JPS6122321B2 JP53067204A JP6720478A JPS6122321B2 JP S6122321 B2 JPS6122321 B2 JP S6122321B2 JP 53067204 A JP53067204 A JP 53067204A JP 6720478 A JP6720478 A JP 6720478A JP S6122321 B2 JPS6122321 B2 JP S6122321B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- code
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
本発明は制御装置に関するものである。
最近の監視制御システムには、その中心に電子
計算機（以下計算機と記す。）を導入したものが
多く、簡単な記録からはじまり、監視盤の代りに
CRTデイスプレイを使つた監視・表示へと範囲
が拡大し、最近では計算機の信頼性の向上とも合
いまつて制御まで行うものが多くなつてきた。一
方、発変電所を対象とした集中遠方監視制御シス
テムもほゞ計算機の導入を完了し、最近では発電
所、変電所、ダム等へ直接計算機を導入する例が
多くなつてきている。これはシステムの信頼性を
図る場合にもちいられる機能集中方式から機能分
散方式への移行である。このように電気所へ直接
計算機が導入されると、従来のように遠方監視制
御装置経由ではなく、計算機の出力信号により直
接現場機器を制御することが必要になつてくる。
しかし計算機の信頼性は向上したとはいえ、リレ
ーシーケンスのように高いものではなく、その点
を補うため種々の方法がとり入れられている。そ
の中でも経済的なメリツトから最も多くとり入れ
ている方法が、計算機の出力回路を２重化し、計
算機と現場機器との間にその２重化信号を処理す
る簡単な制御装置を設ける方法である。この場合
計算機の出力信号は無電圧接点であり、制御装置
の処理回路である論理積AND回路、論理和OR回
路も簡単なリレーシーケンスが一般的である。
計算機（以下計算機と記す。）を導入したものが
多く、簡単な記録からはじまり、監視盤の代りに
CRTデイスプレイを使つた監視・表示へと範囲
が拡大し、最近では計算機の信頼性の向上とも合
いまつて制御まで行うものが多くなつてきた。一
方、発変電所を対象とした集中遠方監視制御シス
テムもほゞ計算機の導入を完了し、最近では発電
所、変電所、ダム等へ直接計算機を導入する例が
多くなつてきている。これはシステムの信頼性を
図る場合にもちいられる機能集中方式から機能分
散方式への移行である。このように電気所へ直接
計算機が導入されると、従来のように遠方監視制
御装置経由ではなく、計算機の出力信号により直
接現場機器を制御することが必要になつてくる。
しかし計算機の信頼性は向上したとはいえ、リレ
ーシーケンスのように高いものではなく、その点
を補うため種々の方法がとり入れられている。そ
の中でも経済的なメリツトから最も多くとり入れ
ている方法が、計算機の出力回路を２重化し、計
算機と現場機器との間にその２重化信号を処理す
る簡単な制御装置を設ける方法である。この場合
計算機の出力信号は無電圧接点であり、制御装置
の処理回路である論理積AND回路、論理和OR回
路も簡単なリレーシーケンスが一般的である。
第１図にこれらの制御装置の構成図を示す。図
に於て、Ａは計算機、Ｂは制御装置で、計算機Ａ
のデイジタル出力回路１からは、入信号ＳON1，
切信号ＳOF1、復帰信号ＳRS1が接点信号で出力さ
れ、同様にデイジタル出力回路２からは、入信号
ＳON2、切信号ＳOF2、復帰信号ＳRS2が接点信号
で出力され、デイジタル出力回路１と２は計算機
内では、各々独立した制御部により制御されてい
る。次に制御装置ＢのAND回路３は、入信号ＳO
Ｎ１とＳON2を入力照合し、一致していれば入信号
ＳONを出力し、同様経AND回路４は切信号ＳOF1
とＳOF2を入力照合し、一致していれば切信号ＳO
Ｆを出力するが、どちらも一致がとれない場合は
信号を出力しない。一方OR回路５は復帰信号ＳR
Ｓ１あるいはＳRS2のどちらかが入力されれば復帰
信号ＳRSを出力する。この復帰信号は、入あるい
は切の制御状態を、無制御状態を復帰するもので
あるから、誤つて出力されても実害の出るもので
はなく、どちらのデイジタル出力回路からでも信
号が出せるようOR回路となつている。
に於て、Ａは計算機、Ｂは制御装置で、計算機Ａ
のデイジタル出力回路１からは、入信号ＳON1，
切信号ＳOF1、復帰信号ＳRS1が接点信号で出力さ
れ、同様にデイジタル出力回路２からは、入信号
ＳON2、切信号ＳOF2、復帰信号ＳRS2が接点信号
で出力され、デイジタル出力回路１と２は計算機
内では、各々独立した制御部により制御されてい
る。次に制御装置ＢのAND回路３は、入信号ＳO
Ｎ１とＳON2を入力照合し、一致していれば入信号
ＳONを出力し、同様経AND回路４は切信号ＳOF1
とＳOF2を入力照合し、一致していれば切信号ＳO
Ｆを出力するが、どちらも一致がとれない場合は
信号を出力しない。一方OR回路５は復帰信号ＳR
Ｓ１あるいはＳRS2のどちらかが入力されれば復帰
信号ＳRSを出力する。この復帰信号は、入あるい
は切の制御状態を、無制御状態を復帰するもので
あるから、誤つて出力されても実害の出るもので
はなく、どちらのデイジタル出力回路からでも信
号が出せるようOR回路となつている。
このように出力された入信号ＳON、切信号ＳO
Ｆ、復帰信号ＳRSは無電圧接点で現場機器に渡さ
れる。ここで入信号ＳONと切信号ＳOFは、通常、
現場機器のキープリレー回路に渡されるため、
入、切同時に働くことは現場機器でロツクされて
いる。
Ｆ、復帰信号ＳRSは無電圧接点で現場機器に渡さ
れる。ここで入信号ＳONと切信号ＳOFは、通常、
現場機器のキープリレー回路に渡されるため、
入、切同時に働くことは現場機器でロツクされて
いる。
このような制御装置では、計算機のデイジタル
出力回路のどちらか一方が異常になつた場合、あ
るいは各々の制御部のどちらか一方が異常になつ
た場合、出力された制御信号はAND回路３の一
致がとれないため現場機器へは信号は出力されな
いが、デイジタル出力回路１，２が両方とも、あ
るいは制御部が両方とも異常になつた場合は、誤
つた信号が両方から出力され、AND回路では誤
つた信号同志で一致がとれ、出力された信号が現
場機器に渡され誤動作となることは防げない。
出力回路のどちらか一方が異常になつた場合、あ
るいは各々の制御部のどちらか一方が異常になつ
た場合、出力された制御信号はAND回路３の一
致がとれないため現場機器へは信号は出力されな
いが、デイジタル出力回路１，２が両方とも、あ
るいは制御部が両方とも異常になつた場合は、誤
つた信号が両方から出力され、AND回路では誤
つた信号同志で一致がとれ、出力された信号が現
場機器に渡され誤動作となることは防げない。
一方、第１図に示す計算機Ａで２組のデイジタ
ル出力回路１，２を３組、４組と数を増やし、制
御装置ＢのAND回路３，４、OR回路５もそれに
合わせて増やせば、上述のような誤動作の可能性
は減少するが、部品点数増加のため信頼性は低下
し、計算機、制御装置とも高価なものとなる。
ル出力回路１，２を３組、４組と数を増やし、制
御装置ＢのAND回路３，４、OR回路５もそれに
合わせて増やせば、上述のような誤動作の可能性
は減少するが、部品点数増加のため信頼性は低下
し、計算機、制御装置とも高価なものとなる。
本発明は、計算機のデイジタル出力回路の規模
は同じで、その出力形態を１組は接点符号信号、
１組は電圧符号信号とし、それぞれ接点、電圧の
持つ特長を生かすため、制御装置内の回路も第１
図に示すものと同程度のANDゲート回路の他、
接点信号の符号検定回路１組と、電圧信号の符号
検定回路１組と、そして復号化回路１組を設ける
ことにより、制御信号に対してさらに信頼性の高
い制御装置を提供することを目的とする。
は同じで、その出力形態を１組は接点符号信号、
１組は電圧符号信号とし、それぞれ接点、電圧の
持つ特長を生かすため、制御装置内の回路も第１
図に示すものと同程度のANDゲート回路の他、
接点信号の符号検定回路１組と、電圧信号の符号
検定回路１組と、そして復号化回路１組を設ける
ことにより、制御信号に対してさらに信頼性の高
い制御装置を提供することを目的とする。
第２図は、本発明の１実施例を示す構成図であ
る。第２図を参照しながら本発明の１実施例の動
作について説明する。計算機A′のデイジタル出
力回路１′からは、入・切・復帰の意味をもつた
信号S11，S12，S13が接点信号で出力され、同様
にデイジタル出力回路２′からは、信号S21，
S22，S23が電圧信号で出力され、デイジタル出力
回路１′と２′は計算機内では各々独立した制御部
により制御される。ここで信号S11，S12，S13で
構成される符号、および信号S21，S22，S23で構
成される符号と、第１図に示した入信号ＳON、切
信号ＳOF、復帰信号ＳRSとの対応の１例は第３図
に示す通りである。又、第１図に示すデイジタル
出力回路１と第２図に示すデイジタル出力回路
１′は形態、出力数とも同じであり、第１図に示
すデイジタル出力回路２と第２図に示すデイジタ
ル出力回路２′は、形態が違うが出力数は同じで
ある。即ち計算機のハード的な出力処理、デイジ
タル出力回路の経済性は全く同じである。
る。第２図を参照しながら本発明の１実施例の動
作について説明する。計算機A′のデイジタル出
力回路１′からは、入・切・復帰の意味をもつた
信号S11，S12，S13が接点信号で出力され、同様
にデイジタル出力回路２′からは、信号S21，
S22，S23が電圧信号で出力され、デイジタル出力
回路１′と２′は計算機内では各々独立した制御部
により制御される。ここで信号S11，S12，S13で
構成される符号、および信号S21，S22，S23で構
成される符号と、第１図に示した入信号ＳON、切
信号ＳOF、復帰信号ＳRSとの対応の１例は第３図
に示す通りである。又、第１図に示すデイジタル
出力回路１と第２図に示すデイジタル出力回路
１′は形態、出力数とも同じであり、第１図に示
すデイジタル出力回路２と第２図に示すデイジタ
ル出力回路２′は、形態が違うが出力数は同じで
ある。即ち計算機のハード的な出力処理、デイジ
タル出力回路の経済性は全く同じである。
次に制御装置B′の符号検定回路６は接点符号信
号S11，S12，S13を入力し3C2（３ケの“１”
“０”信号のうち必ず“１”が２つあること）の
符号検定を行い、検定結果が良の場合は、符号信
号S11，S12，S13とゲート信号ＳG1を出力し、検定
結果が否の場合は符号信号S11，S12，S13は出力
するが、ゲート信号ＳG1は出力しない。同様に符
号検定回路７は電圧符号信号S21，S22，S23を入
力し3C2の符号検定を行い、検定結果が良の場合
は符号信号S21，S22，S23とゲート信号ＳG2を出力
し、検定結果が否の場合は符号信号S21，S22，
S23は出力するが、ゲート信号ＳG2は出力しな
い。即ち符号検定回路６では接点信号をもとにし
た確実性の高い符号検定（リレーシーケンス）を
行い、符号検定回路７では電圧信号をもとにした
速度の速い符号検定（ロジツクシーケンス）を行
い、それぞれの長所を十分に生かしている。
号S11，S12，S13を入力し3C2（３ケの“１”
“０”信号のうち必ず“１”が２つあること）の
符号検定を行い、検定結果が良の場合は、符号信
号S11，S12，S13とゲート信号ＳG1を出力し、検定
結果が否の場合は符号信号S11，S12，S13は出力
するが、ゲート信号ＳG1は出力しない。同様に符
号検定回路７は電圧符号信号S21，S22，S23を入
力し3C2の符号検定を行い、検定結果が良の場合
は符号信号S21，S22，S23とゲート信号ＳG2を出力
し、検定結果が否の場合は符号信号S21，S22，
S23は出力するが、ゲート信号ＳG2は出力しな
い。即ち符号検定回路６では接点信号をもとにし
た確実性の高い符号検定（リレーシーケンス）を
行い、符号検定回路７では電圧信号をもとにした
速度の速い符号検定（ロジツクシーケンス）を行
い、それぞれの長所を十分に生かしている。
次にANDゲート回路８はゲート信号ＳG1，ＳG2
が両方とも入力されている時のみ、信号S11とS21
を入力照合し、一致していれば信号S1を出力し、
同様にANDゲート回路９はゲート信号ＳG1，ＳG2
が両方とも入力されている時のみ、信号S12とS22
を入力照合し、一致していれば信号S2を出力し、
同様にANDゲート回路１０はゲート信号ＳG1ＳG2
が両方とも入力されている時のみ信号S13とS23を
入力照合し、一致していれば信号S3を出力する。
ここで信号S1，S2，S3で構成される符号を第１図
に示した入信号ＳON、切信号ＳOF、復帰信号ＳRS
との対応の１例は、第３図に示す通りである。即
ち復合化回路１１では信号S1，S2，S3が入力され
た場合、第３図に示す約束に従つて復号化を行
い、入信号ＳON、切信号ＳOF、復帰信号ＳRSが無
電圧接点で現場機器に渡される。
が両方とも入力されている時のみ、信号S11とS21
を入力照合し、一致していれば信号S1を出力し、
同様にANDゲート回路９はゲート信号ＳG1，ＳG2
が両方とも入力されている時のみ、信号S12とS22
を入力照合し、一致していれば信号S2を出力し、
同様にANDゲート回路１０はゲート信号ＳG1ＳG2
が両方とも入力されている時のみ信号S13とS23を
入力照合し、一致していれば信号S3を出力する。
ここで信号S1，S2，S3で構成される符号を第１図
に示した入信号ＳON、切信号ＳOF、復帰信号ＳRS
との対応の１例は、第３図に示す通りである。即
ち復合化回路１１では信号S1，S2，S3が入力され
た場合、第３図に示す約束に従つて復号化を行
い、入信号ＳON、切信号ＳOF、復帰信号ＳRSが無
電圧接点で現場機器に渡される。
このような制御装置では、計算機のデイジタル
出力回路が異常になつた場合、あるいはその制御
部が異常になつた場合、その出力信号は接点形の
場合は現状を維持し、電圧形の場合、オール
“１”、オール“０”となることが一般的であり、
オール“１”、オール“０”となつた場合でもそ
の信号は符号検定回路の検定で否となり、誤制御
にいたることは防止できる。
出力回路が異常になつた場合、あるいはその制御
部が異常になつた場合、その出力信号は接点形の
場合は現状を維持し、電圧形の場合、オール
“１”、オール“０”となることが一般的であり、
オール“１”、オール“０”となつた場合でもそ
の信号は符号検定回路の検定で否となり、誤制御
にいたることは防止できる。
以上述べたように本発明は、計算機からの２重
化された形態の違う出力信号の制御処理を行う制
御装置において、接点形の符号検定回路１組、電
圧形の符号検定回路１組、ANDゲート回路３
組、復号化回路１組をもうけることにより、計算
機のデイジタル出力回路およびその制御部の異常
による誤制御を防止し、さらに信頼性の高い制御
ができることを特徴とした制御装置である。
化された形態の違う出力信号の制御処理を行う制
御装置において、接点形の符号検定回路１組、電
圧形の符号検定回路１組、ANDゲート回路３
組、復号化回路１組をもうけることにより、計算
機のデイジタル出力回路およびその制御部の異常
による誤制御を防止し、さらに信頼性の高い制御
ができることを特徴とした制御装置である。
本発明の実施例では復帰信号は入信号、切信号
と同じように符号化し、それを検定後復号化する
方法をとつたが、先にも述べたように復帰信号は
入あるいは切の制御状態を無制御状態に復帰する
ものであるから、符号化を行なわず第１図に示す
方法と同じ方法で復帰信号を出力させることが必
要の場合もある。この制御装置の一実施例の構成
図を第４図に示す。計算機A″のデイジタル出力
回路１″には接点形の復帰信号S′RS1の出力回路が
追加され、デイジタル出力回路２″には電圧形の
復帰信号S′RS2の出力回路が追加される。
と同じように符号化し、それを検定後復号化する
方法をとつたが、先にも述べたように復帰信号は
入あるいは切の制御状態を無制御状態に復帰する
ものであるから、符号化を行なわず第１図に示す
方法と同じ方法で復帰信号を出力させることが必
要の場合もある。この制御装置の一実施例の構成
図を第４図に示す。計算機A″のデイジタル出力
回路１″には接点形の復帰信号S′RS1の出力回路が
追加され、デイジタル出力回路２″には電圧形の
復帰信号S′RS2の出力回路が追加される。
制御装置B″のOR回路５′は復帰信号S′RS1，
S′RS2のどちらかが入力されれば、復帰信号ＳRS
を出力し、この信号ＳRSは復号化回路１１から出
力される復帰信号ＳRSとワイアードORされてい
る。このOR回路５′は接点信号と電圧信号のOR
処理をするため第１図に示すOR回路５とは異な
る。
S′RS2のどちらかが入力されれば、復帰信号ＳRS
を出力し、この信号ＳRSは復号化回路１１から出
力される復帰信号ＳRSとワイアードORされてい
る。このOR回路５′は接点信号と電圧信号のOR
処理をするため第１図に示すOR回路５とは異な
る。
その他は第２図の構成図と同じ動作をする。
即ちこの実施例の場合、フエールセーフに対す
る信頼性がさらに高くなる。
る信頼性がさらに高くなる。
以上の説明では発電所、変電所、ダム等の例で
説明をしたが、この制御装置はこれらに限定され
ず、種々の電気所プラント等に適用できる。
説明をしたが、この制御装置はこれらに限定され
ず、種々の電気所プラント等に適用できる。
第１図は制御装置の構成図、第２図は本発明の
１実施例を示す構成図、第３図は第１図と第２図
に示す各装置の信号の対応の一例を示す図、第４
図は本発明の他の実施例を示す構成図である。 Ａ，A′，A″……計算機、Ｂ，B′，B″……制御
装置、１，１′，１″，２，２′，２″……デイジタ
ル出力回路、３，４……AND回路、５，５′……
OR回路、６，７……符号検定回路、８，９，１
０……ANDゲート回路、１１……復号化回路。
１実施例を示す構成図、第３図は第１図と第２図
に示す各装置の信号の対応の一例を示す図、第４
図は本発明の他の実施例を示す構成図である。 Ａ，A′，A″……計算機、Ｂ，B′，B″……制御
装置、１，１′，１″，２，２′，２″……デイジタ
ル出力回路、３，４……AND回路、５，５′……
OR回路、６，７……符号検定回路、８，９，１
０……ANDゲート回路、１１……復号化回路。
Claims (1)
- １ 電子計算機の２重化されたデイジタル出力回
路から出力される制御信号を処理し、直接、現場
機器の制御リレー回路へ制御信号を渡す制御装置
において、前記２重化されたデイジタル出力回路
の片方から出力され、無電圧接点信号により構成
されている定マーク符号を入力・検定する第１の
符号検定回路と、前記２重化されたデイジタル出
力回路の他方から出力され、トランジスターのオ
ープンコレクタ信号により構成されている定マー
ク符号を入力・検定する第２の符号検定回路と、
この第２の符号検定回路の出力符号信号およびこ
の出力符号信号に個々で対応した前記第１の符号
検定回路の出力符号信号との間で論理積をとり、
さらに前記２組の符号検定回路で定マーク検定が
良判定時のみ、その論理積の結果が出力される論
理積（AND）ゲート回路と、この論理積
（AND）ゲート回路の出力信号を入力して電子計
算機内部で定マーク符号化される前の現情報に複
合化する複合化回路とを具備することによつて、
前記制御リレー回路へ信頼性の高い制御信号が出
力できることを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6720478A JPS54159570A (en) | 1978-06-06 | 1978-06-06 | Control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6720478A JPS54159570A (en) | 1978-06-06 | 1978-06-06 | Control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54159570A JPS54159570A (en) | 1979-12-17 |
| JPS6122321B2 true JPS6122321B2 (ja) | 1986-05-31 |
Family
ID=13338137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6720478A Granted JPS54159570A (en) | 1978-06-06 | 1978-06-06 | Control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54159570A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011051069A (ja) * | 2009-09-03 | 2011-03-17 | Toyota Motor Corp | ロボットの緊急停止装置及び方法 |
| KR102141314B1 (ko) | 2019-08-29 | 2020-08-04 | 김규상 | 전도방지가 가능한 말뚝 인양장치 |
-
1978
- 1978-06-06 JP JP6720478A patent/JPS54159570A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54159570A (en) | 1979-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0052707B1 (en) | System for controlling a machine tool by a tool controller under supervision of a central data processor | |
| AU580730B2 (en) | Self-checking computer circuitry | |
| GB2168510A (en) | Vital processor ii | |
| JPS6122321B2 (ja) | ||
| US3016517A (en) | Redundant logic circuitry | |
| GB902068A (en) | Apparatus for transferring information | |
| JPH04167029A (ja) | 故障検出判定装置 | |
| JPS583541A (ja) | 交流電源の二重化制御回路 | |
| US4739504A (en) | IC chip error detecting and correcting method | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| CN102439893A (zh) | 处理单元的活动/不活动状态的排他性的安全检查 | |
| JP2716783B2 (ja) | 監視制御装置 | |
| JPS59161960A (ja) | 電子交換機の保守用デ−タ記憶媒体中の記憶デ−タの複写および比較試験方式 | |
| JPS5821837A (ja) | 集積回路 | |
| CN121008557A (zh) | 一种三重模块化冗余do系统和诊断方法 | |
| JP3223593B2 (ja) | ディジタル論理回路 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPS605981B2 (ja) | 誤り訂正符号作成用シンドロ−ム発生回路 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JPS59728A (ja) | 切換え方式 | |
| JPH0581086B2 (ja) | ||
| JPS59160350A (ja) | 監視制御装置 | |
| JPS63227117A (ja) | 信号処理方式 | |
| JPS6410344A (en) | Action confirming system for digital output circuit | |
| JPS582958A (ja) | 物理機番の認識方法 |