JPS61223721A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPS61223721A JPS61223721A JP60061857A JP6185785A JPS61223721A JP S61223721 A JPS61223721 A JP S61223721A JP 60061857 A JP60061857 A JP 60061857A JP 6185785 A JP6185785 A JP 6185785A JP S61223721 A JPS61223721 A JP S61223721A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- substrate
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアクティブ素子として例えば薄膜トランジスタ
(以下TPTと称す)を用いたアクティブマ) +7ツ
クス形の液晶表示装置の製造方法に関する。
(以下TPTと称す)を用いたアクティブマ) +7ツ
クス形の液晶表示装置の製造方法に関する。
最近、液晶やエレクトロルミネセンス(EL)を用いた
表示装置は、テレビ表示やグラフィックディスプレイ等
を指向した大容量、高密度のアクティブマトリックス形
表示装置の開発、実用化が盛んである。このような表示
装置では、クロストークのない高コントラストの表示が
行えるようI:、各画素の駆動、制卸を行う手段として
アクティブ素子が用いられる。そのアクティブ素子とし
ては、単結晶St基板上に形成されたMOf9FET
や、最近では、透過型表示が可能であり大面積化も容易
である等の理由から、透明絶縁基板上ミニ形成されたT
PT等が用いられる。
表示装置は、テレビ表示やグラフィックディスプレイ等
を指向した大容量、高密度のアクティブマトリックス形
表示装置の開発、実用化が盛んである。このような表示
装置では、クロストークのない高コントラストの表示が
行えるようI:、各画素の駆動、制卸を行う手段として
アクティブ素子が用いられる。そのアクティブ素子とし
ては、単結晶St基板上に形成されたMOf9FET
や、最近では、透過型表示が可能であり大面積化も容易
である等の理由から、透明絶縁基板上ミニ形成されたT
PT等が用いられる。
このようなアクティブ素子の中で、TPTは半導体母材
としてアモルファスシリコン(以下a−8iと称す)、
CdSe及びCd8等を用いた電界効果型のものが多い
。そしてこれらの半導体母材は可視光に対して吸収係数
が大きい。そこで外光を透過或いは反射′させて用いる
液晶表示装置の場合は、TPTの能動領域に光が入射し
て常に導通状態になるのを防ぐためC:、例えば逆スタ
ガード形TPTでは、液晶に接する方の側に元を遮蔽す
るマスクとして絶縁層を介して金属薄膜を設けることが
ある。
としてアモルファスシリコン(以下a−8iと称す)、
CdSe及びCd8等を用いた電界効果型のものが多い
。そしてこれらの半導体母材は可視光に対して吸収係数
が大きい。そこで外光を透過或いは反射′させて用いる
液晶表示装置の場合は、TPTの能動領域に光が入射し
て常に導通状態になるのを防ぐためC:、例えば逆スタ
ガード形TPTでは、液晶に接する方の側に元を遮蔽す
るマスクとして絶縁層を介して金属薄膜を設けることが
ある。
ただしこのときは液晶C:対し直流的に絶縁するためε
:、更僅二光を遮蔽するマスクである金属薄膜を覆うよ
うに、蒸着或いはスパッタリングといった手段で、絶縁
層を形成する必要があり、製造工程が複雑になって量産
性を損なっていた。
:、更僅二光を遮蔽するマスクである金属薄膜を覆うよ
うに、蒸着或いはスパッタリングといった手段で、絶縁
層を形成する必要があり、製造工程が複雑になって量産
性を損なっていた。
本発明はこのような点に鑑みなされたものであり、従”
来より工程を容易1:することの可能な液晶表示装置の
製造方法の提供を目的とする。
来より工程を容易1:することの可能な液晶表示装置の
製造方法の提供を目的とする。
〔発明の概要〕
即ち本発明は、複数のTFT lニーより選択駆動され
る複数の表示画素電極をマ) IJックス状償:配列形
成したアクティブマトリックス形の液晶表示装置の製造
方法において、TFT上に絶縁層を介して金属からなる
光阻止膜を形成し、この光阻止膜の表面を酸化すること
を特徴とする。
る複数の表示画素電極をマ) IJックス状償:配列形
成したアクティブマトリックス形の液晶表示装置の製造
方法において、TFT上に絶縁層を介して金属からなる
光阻止膜を形成し、この光阻止膜の表面を酸化すること
を特徴とする。
以下本発明の詳細を図面を参照して説明する。
第1図は本発明の一実施例を示す図である。この実施例
はまず第1図(a)に示すように、基板(1)例えばガ
ラス基板の一主面上に例えばアルミニウムからなるゲー
ト電極(2)を形成した後、これを覆うように基板(1
)上に例えば厚さ約4000人の窒化シリコとからなる
ゲート絶縁膜(3)を形成する。次に第1図(b)に示
すように、ゲート絶縁膜(3)上のゲート電極(2)に
対応する部分−二、例えば厚さ約4000人のa−8i
からなる半導体薄膜(4)を形成した後、これに一部が
接触するよう1ニゲート絶縁膜(3)上に例えば厚さ約
1ooo人のITOからなるドレイン電極(5)、ソー
ス電極(6)及びこれと一体の表示画素電極(7)を形
成する。なおドレイン及びソース電極(5)、 (6)
の半導体薄膜(4)との接触部分には、充分なオーミッ
クコンタクトを得るために、リンを添加したa−8i膜
を介在させることがある。こうして形成されたTPTと
表示画素電極(7)は基板(1)上にマ) IJックス
状に配列されており、第1の電極基板が得られる。
はまず第1図(a)に示すように、基板(1)例えばガ
ラス基板の一主面上に例えばアルミニウムからなるゲー
ト電極(2)を形成した後、これを覆うように基板(1
)上に例えば厚さ約4000人の窒化シリコとからなる
ゲート絶縁膜(3)を形成する。次に第1図(b)に示
すように、ゲート絶縁膜(3)上のゲート電極(2)に
対応する部分−二、例えば厚さ約4000人のa−8i
からなる半導体薄膜(4)を形成した後、これに一部が
接触するよう1ニゲート絶縁膜(3)上に例えば厚さ約
1ooo人のITOからなるドレイン電極(5)、ソー
ス電極(6)及びこれと一体の表示画素電極(7)を形
成する。なおドレイン及びソース電極(5)、 (6)
の半導体薄膜(4)との接触部分には、充分なオーミッ
クコンタクトを得るために、リンを添加したa−8i膜
を介在させることがある。こうして形成されたTPTと
表示画素電極(7)は基板(1)上にマ) IJックス
状に配列されており、第1の電極基板が得られる。
次(:第1図(C)に示すように、第1の電極基板上爲
例えば厚さ約1μmのポリイミドからなる絶縁層(8)
を塗布法とキュア工程を経て形成した後、この絶縁層(
8)上音:金属例えばアルミニウムを約100OAの厚
さに蒸着し、TPTの上部を覆うようなパターン蛎二エ
ツチングして光阻止膜(9)を形成する。次に第1図(
d)に示すよう:二、光阻止膜(9)の表面を例えば陽
極化成法により酸化処理し、酸化皮膜(11を300〜
500Aの厚さに形成した後1、表示画素電極(力の上
部の絶縁層(8)は選択エツチングにより除去する。
例えば厚さ約1μmのポリイミドからなる絶縁層(8)
を塗布法とキュア工程を経て形成した後、この絶縁層(
8)上音:金属例えばアルミニウムを約100OAの厚
さに蒸着し、TPTの上部を覆うようなパターン蛎二エ
ツチングして光阻止膜(9)を形成する。次に第1図(
d)に示すよう:二、光阻止膜(9)の表面を例えば陽
極化成法により酸化処理し、酸化皮膜(11を300〜
500Aの厚さに形成した後1、表示画素電極(力の上
部の絶縁層(8)は選択エツチングにより除去する。
こうして光阻止膜(9)がTFT上に絶縁層(8)を介
して形成され、しかもこの表面は酸化される。一方、透
明基板aυ例えばガラス基板の一主面上には、透明導電
膜からなる対向電極αのが形成されでおり、第2の電極
基板が得られる。そして第1図(e)に示すように、第
1及び第2の電極基板を図示しないスペーサを介して対
向し、この間には液晶α騰が挾持されでいる。こうして
所望の液晶表示装置が得られる。
して形成され、しかもこの表面は酸化される。一方、透
明基板aυ例えばガラス基板の一主面上には、透明導電
膜からなる対向電極αのが形成されでおり、第2の電極
基板が得られる。そして第1図(e)に示すように、第
1及び第2の電極基板を図示しないスペーサを介して対
向し、この間には液晶α騰が挾持されでいる。こうして
所望の液晶表示装置が得られる。
第2図はこの実施例における光阻止膜(9)のパターン
の形状を示す平面図である。同図かられかるよう1:、
光阻止膜(9)のパターンは表示画素電極(月間にあっ
て格子状である。
の形状を示す平面図である。同図かられかるよう1:、
光阻止膜(9)のパターンは表示画素電極(月間にあっ
て格子状である。
この実施例では、通常データ線としで用いられる列選択
線X1(i=1.2.・・・、m)と、通常アドレス線
として用いられる行選択線Yj(j=1s2.・・・、
幣)が存在して、列選択線Xtと行選択線Yjの各交点
位置にTPTが設けられている。またTPTのドレイン
電極(5)は列ととC:列選択線Xiに接続され、ゲー
ト電極(2)は行ごとに行選択線Yj+二接続されでい
る。そしてこの実施例の動作は次のよう(:行われる。
線X1(i=1.2.・・・、m)と、通常アドレス線
として用いられる行選択線Yj(j=1s2.・・・、
幣)が存在して、列選択線Xtと行選択線Yjの各交点
位置にTPTが設けられている。またTPTのドレイン
電極(5)は列ととC:列選択線Xiに接続され、ゲー
ト電極(2)は行ごとに行選択線Yj+二接続されでい
る。そしてこの実施例の動作は次のよう(:行われる。
即ちフレーム走査周期をT、とすると、行選択線Y」は
アドレス信号により順次走査駆動され、TPTは行ごと
CTy/n 期間ずつ順次導通状態にもたらされる。一
方この行選択線Yj の走査と同期して列選択線Xi
には例えばm並列画像信号電圧を供給する。これ1
:よって信号電圧は行ごとに順次表示画素電極(7)に
導かれ、対向電極αのとの間に挾持された液晶(131
が励起されて画像表示がなされる。
アドレス信号により順次走査駆動され、TPTは行ごと
CTy/n 期間ずつ順次導通状態にもたらされる。一
方この行選択線Yj の走査と同期して列選択線Xi
には例えばm並列画像信号電圧を供給する。これ1
:よって信号電圧は行ごとに順次表示画素電極(7)に
導かれ、対向電極αのとの間に挾持された液晶(131
が励起されて画像表示がなされる。
この実施例では、光阻止膜(9)上に絶縁層を形成する
代わ各月;、光阻止膜(9) (:酸化処理を施こすの
で、従来より製造工程が容易C:なる。また仮に酸化皮
膜(10の代わりC:絶縁層を形成する場合、光阻止膜
(9)のステップカバレージ等を考慮して、有機絶縁層
例えばポリイミドならば厚さ1〜2μm1無機絶縁層例
えばSiNならば厚さ4000〜5000人に形成する
必要がある。故C;この実施例では、基板(1)上の段
差が低減されて、配向処理が従来より楽4二なる。
代わ各月;、光阻止膜(9) (:酸化処理を施こすの
で、従来より製造工程が容易C:なる。また仮に酸化皮
膜(10の代わりC:絶縁層を形成する場合、光阻止膜
(9)のステップカバレージ等を考慮して、有機絶縁層
例えばポリイミドならば厚さ1〜2μm1無機絶縁層例
えばSiNならば厚さ4000〜5000人に形成する
必要がある。故C;この実施例では、基板(1)上の段
差が低減されて、配向処理が従来より楽4二なる。
第3図は本発明の他の実施例の一工程を示す図であり、
第1図と対応する部分には同一の符号を付しである。こ
の実施例では第3図に示すよう6二、光阻止膜(9)を
第1図(d)に示した絶縁層(8)を除去するパターン
ト逆のパターン(:エッチングした後に、この表面を例
えば陽極化成法により酸化処理し、酸化皮膜α1を30
0〜500)厚さに形成する。そして表示画素電極(力
の上部の絶縁層(8)を、酸化皮膜α〔をマスクとして
、例えば酸素雰囲気中での反応性プラズマエツチングに
より除去する。なおこれ以外の工程は、第1図(=示し
たものとほぼ同様であり、所望の液晶表示装置が得られ
る。
第1図と対応する部分には同一の符号を付しである。こ
の実施例では第3図に示すよう6二、光阻止膜(9)を
第1図(d)に示した絶縁層(8)を除去するパターン
ト逆のパターン(:エッチングした後に、この表面を例
えば陽極化成法により酸化処理し、酸化皮膜α1を30
0〜500)厚さに形成する。そして表示画素電極(力
の上部の絶縁層(8)を、酸化皮膜α〔をマスクとして
、例えば酸素雰囲気中での反応性プラズマエツチングに
より除去する。なおこれ以外の工程は、第1図(=示し
たものとほぼ同様であり、所望の液晶表示装置が得られ
る。
この実施例は第1図に示した実施例と同様の効果がある
ばかりでなく、表示画素電極(7)上の絶縁層(8)を
除去する際のPEP工程がなくなるので、より製造工程
の簡易化がはかられる。
ばかりでなく、表示画素電極(7)上の絶縁層(8)を
除去する際のPEP工程がなくなるので、より製造工程
の簡易化がはかられる。
なお光阻止膜(9)の材料としては酸化容易であるも、
のが望ましく、アルミニウム以外にはチタン、クロム、
タンタル、タングステン等がよい。また光阻止膜(9)
の酸化方法も陽極化成性以外に、酸素雰囲気中での熱酸
化及びプラズマ酸化、化学化成法、純水または蒸留水中
での煮沸等の方法であってもよい。
のが望ましく、アルミニウム以外にはチタン、クロム、
タンタル、タングステン等がよい。また光阻止膜(9)
の酸化方法も陽極化成性以外に、酸素雰囲気中での熱酸
化及びプラズマ酸化、化学化成法、純水または蒸留水中
での煮沸等の方法であってもよい。
以上説明したように本発明の液晶表示装置の製造方法は
、液晶と接する光阻止膜上の絶縁層を酸化処理で形成す
ることにより、従来より工程を容易6二し、液晶表示装
置の量産性を高めることができる。
、液晶と接する光阻止膜上の絶縁層を酸化処理で形成す
ることにより、従来より工程を容易6二し、液晶表示装
置の量産性を高めることができる。
第1図は本発明の一実施例を示す図、第2図は光阻止膜
のパターンの形状の一例を示す図、第3図は本発明の他
の実施例を示す図である。 (1)・・・基板 (7)・・・表示画素電極 (8)・・・絶縁層 (9)・・・光阻止膜 (1υ・・・透明基板 (12・・・対向電極 aQ・・・液晶 代理人 弁理士 則 近 憲 右 (ほか1名)第
1 図
のパターンの形状の一例を示す図、第3図は本発明の他
の実施例を示す図である。 (1)・・・基板 (7)・・・表示画素電極 (8)・・・絶縁層 (9)・・・光阻止膜 (1υ・・・透明基板 (12・・・対向電極 aQ・・・液晶 代理人 弁理士 則 近 憲 右 (ほか1名)第
1 図
Claims (2)
- (1)基板の一主面上に薄膜トランジスタと表示画素電
極とをマトリックス状に配列形成してなる第1の電極基
板と、透明基板の一主面上に透明な対向電極を形成して
なる第2の電極基板と、前記第1及び第2の電極基板の
間に挾持した液晶とを備えた液晶表示装置の製造方法に
おいて、前記薄膜トランジスタ上に絶縁層を介して金属
からなる光阻止膜を形成し、この光阻止膜の表面を酸化
することを特徴とする液晶表示装置の製造方法。 - (2)前記金属はアルミニウム、チタン、クロム、タン
タル、タングステンのうちのいずれかからなることを特
徴とする特許請求の範囲第1項記載の液晶表示装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061857A JPS61223721A (ja) | 1985-03-28 | 1985-03-28 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061857A JPS61223721A (ja) | 1985-03-28 | 1985-03-28 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61223721A true JPS61223721A (ja) | 1986-10-04 |
Family
ID=13183188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60061857A Pending JPS61223721A (ja) | 1985-03-28 | 1985-03-28 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61223721A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174015A (ja) * | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 薄膜トランジスタ液晶表示装置及びその製造方法 |
| JP2001125510A (ja) * | 1995-11-17 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型el表示装置 |
| US6787887B2 (en) | 1995-12-14 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| US7633085B2 (en) | 1999-03-29 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1985
- 1985-03-28 JP JP60061857A patent/JPS61223721A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174015A (ja) * | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 薄膜トランジスタ液晶表示装置及びその製造方法 |
| JP2001125510A (ja) * | 1995-11-17 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型el表示装置 |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| US6867434B2 (en) | 1995-11-17 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| US7361931B2 (en) | 1995-11-17 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| US6787887B2 (en) | 1995-12-14 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7034381B2 (en) | 1995-12-14 | 2006-04-25 | Semiconductor Energey Laboratory Co., Ltd. | Semiconductor device |
| US7202551B2 (en) | 1995-12-14 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device having underlying insulating film and insulating films |
| US7413937B2 (en) | 1995-12-14 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7633085B2 (en) | 1999-03-29 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| US5028122A (en) | Liquid crystal active-matrix display device | |
| US5745195A (en) | Liquid crystal electrooptical device | |
| JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| US7176070B2 (en) | Active matrix organic light emitting display and method of forming the same | |
| JP2001109014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPS62171160A (ja) | 薄膜トランジスタ | |
| JP2001188252A (ja) | Tftアレイ基板とその製造方法それを用いた液晶表示装置 | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH07191348A (ja) | 液晶表示装置の製法 | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| JP2007165824A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JPH02193121A (ja) | 薄膜トランジスタパネル | |
| JPH0816757B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH03153217A (ja) | Tftパネルおよびその製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 |