JPS61228546A - メモリ診断・プログラムロ−ド実行方式 - Google Patents
メモリ診断・プログラムロ−ド実行方式Info
- Publication number
- JPS61228546A JPS61228546A JP6951385A JP6951385A JPS61228546A JP S61228546 A JPS61228546 A JP S61228546A JP 6951385 A JP6951385 A JP 6951385A JP 6951385 A JP6951385 A JP 6951385A JP S61228546 A JPS61228546 A JP S61228546A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- diagnosis
- time
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims abstract description 36
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 25
- 238000002405 diagnostic procedure Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置に於けるメモリ診断処理とプ
ログラムロード処理の実行方式に関する。
ログラムロード処理の実行方式に関する。
従来、この種のメモリ診断処理とプログラムロード処理
の実行方式は、例えば内部メモリの全エリアの診断完了
後、外部記憶装置からのプログラムロード処理を実行す
るという様に、メモリ診断処理とがシリアルに実行され
ていた。
の実行方式は、例えば内部メモリの全エリアの診断完了
後、外部記憶装置からのプログラムロード処理を実行す
るという様に、メモリ診断処理とがシリアルに実行され
ていた。
従って、内部メモリの容量が大きい程、およびメモリ診
断機能を多くする程メモリ診断処理の時間が長くなり、
結果としてプログラムロード処理の完了するまでの時間
が長くかかるという欠点があった。
断機能を多くする程メモリ診断処理の時間が長くなり、
結果としてプログラムロード処理の完了するまでの時間
が長くかかるという欠点があった。
本発明の目的は、プログラムロード処理中に複数回発生
する外部記憶装置の入力動作待ち時間にメモリ診断処理
を分割実行させることによりデータ処理装置に於ける電
源投入からプログラムロード完了までの時間を短縮した
メモリ診断処理とプログラムロード処理の実行方式を提
供することにある。
する外部記憶装置の入力動作待ち時間にメモリ診断処理
を分割実行させることによりデータ処理装置に於ける電
源投入からプログラムロード完了までの時間を短縮した
メモリ診断処理とプログラムロード処理の実行方式を提
供することにある。
本発明によｎば、内部メモリ部の診断を行うメモリ診断
機能と、外部記憶装置から前記メモリ部へプログラムを
読み込むプログラムロード機能とｔ有するデータ処理装
置に於いて、プログラムロード処理待複数回発生する前
記外部記憶装置からの入力動作完了待ちの空き時間にメ
モリ診断処理を割当て所定の内部メモリエリアの診断完
了後再びプログラムロード処理に制御を戻す様にして、
該メモリ診断処理を前記プログラムロード処理の該空き
時間に分割実行させるメモリ診断・プログラムロード実
行方式が得らｎる。
機能と、外部記憶装置から前記メモリ部へプログラムを
読み込むプログラムロード機能とｔ有するデータ処理装
置に於いて、プログラムロード処理待複数回発生する前
記外部記憶装置からの入力動作完了待ちの空き時間にメ
モリ診断処理を割当て所定の内部メモリエリアの診断完
了後再びプログラムロード処理に制御を戻す様にして、
該メモリ診断処理を前記プログラムロード処理の該空き
時間に分割実行させるメモリ診断・プログラムロード実
行方式が得らｎる。
次に、本発明の一実施例を示す図面を参照して本発明の
詳細な説明する。
詳細な説明する。
第１図において、内部メモリ２上の特定のアドレスに割
当てら几たプログラムエリア３には、メモリ診断プログ
ラム並びにローダプログラムが記憶されている。ローダ
プログラムは１回の入力指令により外部記憶装置１から
所定の容量のプログラムデータを内部メモリ２内に入力
バッファ４に読み取る。その後ローダプログラムは入力
バッファ４内のプログラムデータを解析し、その結果決
まるメモリロードエリア５に該プログラムデータを転送
し格納する。こｎら処理の繰り返えしにより、外部記憶
装置ｌから必要となるプログラムを全て内部メモリ２上
の定められたエリアに格納し、理がＴｄＯの時間実行さ
ｎる。ＴｄＯの時間では外部記憶装置からのデータ入力
待人カパッファとして使用さする内部メモリ上のメモリ
エリアＡｄｏが先ずメモリ診断され、その後プログラム
制御はプログラムロード処理に移る。プログラムロード
処理ではＴＬＯの時間で外部記憶装置から所定の容量の
プログラムデータを入力する指令を発行し、入力動作完
了待ちの状態になった時点で制御を再びメモリ診断処理
に渡す。この時、入力指令による外部記憶装置からの入
力動作と平行してメモリ診断処理はＴｄｌの時間実行さ
ｎ１メモリエリアＡｄ１のメモリ診断を完了する。
当てら几たプログラムエリア３には、メモリ診断プログ
ラム並びにローダプログラムが記憶されている。ローダ
プログラムは１回の入力指令により外部記憶装置１から
所定の容量のプログラムデータを内部メモリ２内に入力
バッファ４に読み取る。その後ローダプログラムは入力
バッファ４内のプログラムデータを解析し、その結果決
まるメモリロードエリア５に該プログラムデータを転送
し格納する。こｎら処理の繰り返えしにより、外部記憶
装置ｌから必要となるプログラムを全て内部メモリ２上
の定められたエリアに格納し、理がＴｄＯの時間実行さ
ｎる。ＴｄＯの時間では外部記憶装置からのデータ入力
待人カパッファとして使用さする内部メモリ上のメモリ
エリアＡｄｏが先ずメモリ診断され、その後プログラム
制御はプログラムロード処理に移る。プログラムロード
処理ではＴＬＯの時間で外部記憶装置から所定の容量の
プログラムデータを入力する指令を発行し、入力動作完
了待ちの状態になった時点で制御を再びメモリ診断処理
に渡す。この時、入力指令による外部記憶装置からの入
力動作と平行してメモリ診断処理はＴｄｌの時間実行さ
ｎ１メモリエリアＡｄ１のメモリ診断を完了する。
この例の場合では、Ｔｄｗの時間でのメモリ診断実行の
途中でＴＲＩの時間で入力動作が完了するが、その時点
で予め決めらまたメモリアドレスａ３までのメモリ診断
が完了していない為、その後もメモリ診断処理は実行さ
ｎている。次に、Ｔｄｌの時間のメモリ診断完了後、制
御はプログラムロード処理に渡り、入力バッ７アＡｄｏ
に入力されたプログラムデータを解析し、その結果決ま
るメモリエリリアＡＬ１は、既にメモリ診断処理Ｔｄｘ
によりメモリ診断が完了している。Ａｔ、ｔへのプログ
ラム転送後、外部記憶装置に対し継続する位置より入力
指令を発行して、次に制御をメモリ診断処理に渡す。
途中でＴＲＩの時間で入力動作が完了するが、その時点
で予め決めらまたメモリアドレスａ３までのメモリ診断
が完了していない為、その後もメモリ診断処理は実行さ
ｎている。次に、Ｔｄｌの時間のメモリ診断完了後、制
御はプログラムロード処理に渡り、入力バッ７アＡｄｏ
に入力されたプログラムデータを解析し、その結果決ま
るメモリエリリアＡＬ１は、既にメモリ診断処理Ｔｄｘ
によりメモリ診断が完了している。Ａｔ、ｔへのプログ
ラム転送後、外部記憶装置に対し継続する位置より入力
指令を発行して、次に制御をメモリ診断処理に渡す。
メモリ診断処理では、引き続きメモリアドレスａ３ か
らメモリ診断を再開し、平行動作していた入力動作がＴ
Ｒ２の時間をかけて終了した時、その時点での診断実行
済みメモリアドレスａ５と予め決められているＴａ２の
診断時間内で診断すべき最終アドレスａ４と比較する。
らメモリ診断を再開し、平行動作していた入力動作がＴ
Ｒ２の時間をかけて終了した時、その時点での診断実行
済みメモリアドレスａ５と予め決められているＴａ２の
診断時間内で診断すべき最終アドレスａ４と比較する。
メモリアドレスａ４までのメモリ診断が完了していｎば
、その時点ですぐに制御をプログラムロード処理に渡す
。プログラムロード処理では、前回と同様に外部記憶装
置からの入力動作指令によりメモリエリアＡｄｄに入力
さ几ているプログラムデータを解析し、その結果決まる
メモリアドレスａ２からメモリアドレスａ４までのメモ
リエリアＡｔ、ｚに入力プログラムを転送する。その時
点で全プログラムのロード処理が完了していればすぐに
メモリ診断処理に制御を渡すが、完了していなければ再
び、次の入力指令を発行し、制御をメモリ診断処理に移
す。引き続いてメモリ診断処理では既に全メモリエリア
の診断が終了してい１ば同様にすぐに制御をプログラム
ロード処理に戻し、相方の処理完了にてプログラムロー
ド処理・メモリ診断処理の動作が完全に終了する。又、
全メモリエリアの診断が未完了の状態であｎば、前回と
同様にメモリ診断動作を継続したメモリアドレスより再
開する。
、その時点ですぐに制御をプログラムロード処理に渡す
。プログラムロード処理では、前回と同様に外部記憶装
置からの入力動作指令によりメモリエリアＡｄｄに入力
さ几ているプログラムデータを解析し、その結果決まる
メモリアドレスａ２からメモリアドレスａ４までのメモ
リエリアＡｔ、ｚに入力プログラムを転送する。その時
点で全プログラムのロード処理が完了していればすぐに
メモリ診断処理に制御を渡すが、完了していなければ再
び、次の入力指令を発行し、制御をメモリ診断処理に移
す。引き続いてメモリ診断処理では既に全メモリエリア
の診断が終了してい１ば同様にすぐに制御をプログラム
ロード処理に戻し、相方の処理完了にてプログラムロー
ド処理・メモリ診断処理の動作が完全に終了する。又、
全メモリエリアの診断が未完了の状態であｎば、前回と
同様にメモリ診断動作を継続したメモリアドレスより再
開する。
この様に、必らずプログラムロードされるべきメモリエ
リアの診断を該メモリへのプログラムロード動作に先立
って完了させ、かつ、プログラムロード時に発生する入
力動作完了待ちの空時間を有効にメモリ診断処理に割当
てながら、メモリ診断処理とプログラムロード処理とを
見かけ上平性して実行する事ができる。
リアの診断を該メモリへのプログラムロード動作に先立
って完了させ、かつ、プログラムロード時に発生する入
力動作完了待ちの空時間を有効にメモリ診断処理に割当
てながら、メモリ診断処理とプログラムロード処理とを
見かけ上平性して実行する事ができる。
本発明は以上説明したように、プログラムロード時発生
する入力動作完了待ちの空時間をメモリ診断処理に割当
てることにより、データ処理装置に於いてメモリ診断時
間とプログラムロード時間との合計時間を短縮させる効
果がある。
する入力動作完了待ちの空時間をメモリ診断処理に割当
てることにより、データ処理装置に於いてメモリ診断時
間とプログラムロード時間との合計時間を短縮させる効
果がある。
第１図はプログラムロード処理の動作例を示すブロック
図、第２図はメモリ診断処理とプログラムロード処理を
示すタイムチャートである。 １・・・・・・外部記憶装置、２・・・・・・内部メモ
リ、３・・・・・・プログラムエリア、４・・・・・・
入力バッファ、５・・・・・・メモリロードエリア、Ｔ
ｄｉ・・・・・・メモリ診断処理実行時間、ＴＬｉ・・
・・・・プログラムロード処理実行時間、ＴＲ１・・・
・・・入力動作実行時間、ａｉ・旧・・メモリアドレス
、Ａｄｉ・・・・・・診断メモリエリア、ＡＬｚ・旧・
・プログラムロードメモリエリア。 代理人 弁理士 内 原 晋 （１゜＋□
図、第２図はメモリ診断処理とプログラムロード処理を
示すタイムチャートである。 １・・・・・・外部記憶装置、２・・・・・・内部メモ
リ、３・・・・・・プログラムエリア、４・・・・・・
入力バッファ、５・・・・・・メモリロードエリア、Ｔ
ｄｉ・・・・・・メモリ診断処理実行時間、ＴＬｉ・・
・・・・プログラムロード処理実行時間、ＴＲ１・・・
・・・入力動作実行時間、ａｉ・旧・・メモリアドレス
、Ａｄｉ・・・・・・診断メモリエリア、ＡＬｚ・旧・
・プログラムロードメモリエリア。 代理人 弁理士 内 原 晋 （１゜＋□
Claims (1)
- 内部メモリの診断を行うメモリ診断機能と、外部記憶装
置から前記内部メモリへプログラムを読み込むプログラ
ムロード機能とを有するデータ処理装置に於て、プログ
ラムロード処理時に複数回発生する前記外部記憶装置か
らの入力動作完了待ちの空き時間にメモリ診断処理を実
行させ、前記メモリ診断処理では前記内部メモリの所定
の範囲以上の診断が終了し、かつ前記入力動作の完了し
ている条件で再び前記プログラムロード処理を継続実行
させることを特徴とするメモリ診断・プログラムロード
実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6951385A JPS61228546A (ja) | 1985-04-01 | 1985-04-01 | メモリ診断・プログラムロ−ド実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6951385A JPS61228546A (ja) | 1985-04-01 | 1985-04-01 | メモリ診断・プログラムロ−ド実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228546A true JPS61228546A (ja) | 1986-10-11 |
Family
ID=13404885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6951385A Pending JPS61228546A (ja) | 1985-04-01 | 1985-04-01 | メモリ診断・プログラムロ−ド実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275040A (ja) * | 1988-09-09 | 1990-03-14 | Fujitsu Ltd | 記憶装置制御方式 |
-
1985
- 1985-04-01 JP JP6951385A patent/JPS61228546A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275040A (ja) * | 1988-09-09 | 1990-03-14 | Fujitsu Ltd | 記憶装置制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0335990A1 (en) | Processor-processor synchronization | |
| JPH0635813A (ja) | 電子計算機の診断方法 | |
| JP2504645B2 (ja) | テストプログラム実行制御処理方式 | |
| JPS62257542A (ja) | 計算機システムの診断方法 | |
| JP3818172B2 (ja) | マルチプロセッサシステム、プロセス制御方法、および、プロセス制御プログラム | |
| JPS61133444A (ja) | 診断デ−タ先行読出方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPS61139835A (ja) | マイクロプログラムのオ−バレイ方式 | |
| JPS58225469A (ja) | マルチプロセツサ制御方式 | |
| JPS60123903A (ja) | 分割並行処理プログラマブル・コントロ−ラ | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPH05127945A (ja) | プログラム実行状況解析方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH0447438A (ja) | プログラムローデイング方法 | |
| JPS6146545A (ja) | 入出力命令制御方法 | |
| JPH03232051A (ja) | セマフォアクセス制御方法 | |
| JPS5814256A (ja) | マイクロプログラム診断方式 | |
| KR20200143770A (ko) | 멀티 코어 plc 및 멀티 코어 plc의 스캔 방법 | |
| JPS60256858A (ja) | プログラム・ロ−デイング処理方式 | |
| JPH04128936A (ja) | プログラム実行環境切換え方式 | |
| JPH0348943A (ja) | 障害データ採取方式 | |
| JPH01319854A (ja) | 疎結合マルチプロセッサ試験方式 | |
| JPH01295337A (ja) | モニタルーチン制御移行方式 | |
| JPS63136243A (ja) | 情報処理装置の内蔵ｒａｍ診断方式 |