JPS61228652A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61228652A JPS61228652A JP60069388A JP6938885A JPS61228652A JP S61228652 A JPS61228652 A JP S61228652A JP 60069388 A JP60069388 A JP 60069388A JP 6938885 A JP6938885 A JP 6938885A JP S61228652 A JPS61228652 A JP S61228652A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- film
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に係り、素子分離領域の
形成法に関する。
形成法に関する。
〈発明の概要〉
部分的にシリコン基板表面から酸素イオンを打ち込み、
概酸素イオン打ち込み層の活成化と、前記酸素イオン打
込み層表面の残存シリコン層を酸化する目的で熱酸出処
mt−施してシリコン酸化膜から成る素子分離領域′f
I:杉成する。
概酸素イオン打ち込み層の活成化と、前記酸素イオン打
込み層表面の残存シリコン層を酸化する目的で熱酸出処
mt−施してシリコン酸化膜から成る素子分離領域′f
I:杉成する。
〈従来技術〉
従来、シリコン半導体装置VCおける素子分離法として
は、LOCOB法が用−られるのが通卸であった。
は、LOCOB法が用−られるのが通卸であった。
r、0COjii法とは、611図に断面図で示す如く
シリコン基板lの表面に部分的に薄めシリコン酸化lI
8とシリコン窒化WI4とt−形成し、該シリコン窒化
[114をマスクとしてシリコン基板1Of!!面を熱
酸化することにより素子分離用シリコン酸fヒ112が
形成されると共に「鳥のくちばし」6と呼ばれる領域も
形成される。
シリコン基板lの表面に部分的に薄めシリコン酸化lI
8とシリコン窒化WI4とt−形成し、該シリコン窒化
[114をマスクとしてシリコン基板1Of!!面を熱
酸化することにより素子分離用シリコン酸fヒ112が
形成されると共に「鳥のくちばし」6と呼ばれる領域も
形成される。
〈発明が解決しようとをる問題点及び目的〉上記従来技
術における「鳥のくちばし」6の形 −成社半導体装
置の活1領域をせばめると共に、素子の微小化を防げる
とiう問題点がh)た。
術における「鳥のくちばし」6の形 −成社半導体装
置の活1領域をせばめると共に、素子の微小化を防げる
とiう問題点がh)た。
本発明はかかる従来技術の問題点である「鳥のくちばし
」の無VhX子分離法を提供すること金目的とをる。
」の無VhX子分離法を提供すること金目的とをる。
く間@を解決するための手段〉
本発明の半導体装IO製造方法は、シリコン基板上には
シリコン酸化膜とシリコン窒化膜と、更にレジスト膜が
部分的に形成され、前記レジストI[をマスクとしてシ
リコン基板表面に酸素イオンを打込みl、レジストwX
を除去し1次でシリコン基板表面を熱酸化することによ
りシリコン酸化膜から成る素子分離領域を形成すること
を特徴とをる。
シリコン酸化膜とシリコン窒化膜と、更にレジスト膜が
部分的に形成され、前記レジストI[をマスクとしてシ
リコン基板表面に酸素イオンを打込みl、レジストwX
を除去し1次でシリコン基板表面を熱酸化することによ
りシリコン酸化膜から成る素子分離領域を形成すること
を特徴とをる。
く作用〉
本発明の上記の構成によれば酸素イオン打込み#をあら
かじめ形成することにより「鳥0〈・ちばし」の原因で
あるシリコン窒化膜下の端部からのシリコンへの酸累拡
散現象を最小限度に押えることができ、「鳥のくちばし
」の形成をなくすることができる。
かじめ形成することにより「鳥0〈・ちばし」の原因で
あるシリコン窒化膜下の端部からのシリコンへの酸累拡
散現象を最小限度に押えることができ、「鳥のくちばし
」の形成をなくすることができる。
<wttrs師〉
IF2図とIF5図は本発明の実施例を示す工程毎の断
面図である。
面図である。
すなわち、第2図ではシリコン基板11上に部分的にシ
リコン酸化[[12,シリコン窒化@18、レジスト膜
14を形成後、シリコン基板11の表面に酸素イオン1
5f:打ち込んだ酸素イオン打ち込み層16を形成する
。
リコン酸化[[12,シリコン窒化@18、レジスト膜
14を形成後、シリコン基板11の表面に酸素イオン1
5f:打ち込んだ酸素イオン打ち込み層16を形成する
。
次で、第8図ではレジストIIE14t−除去後、酸素
イオン打ち込み1116を活性化すると共に表面残存シ
リコンを酸化するために熱酸化処理を施して素子分離シ
リコン酸化[17が形成されて成る。
イオン打ち込み1116を活性化すると共に表面残存シ
リコンを酸化するために熱酸化処理を施して素子分離シ
リコン酸化[17が形成されて成る。
〈発明の効果〉
以上述べたように本発明によれば、素子分離領域のシリ
コン酸化膜の形成を主として酸素イオンの打ち込みによ
り行うために、「鳥のくちばし」の形成が無くなり、半
導体装置の活性領域が広がり、素子の微小化が計れると
めう効果がある。
コン酸化膜の形成を主として酸素イオンの打ち込みによ
り行うために、「鳥のくちばし」の形成が無くなり、半
導体装置の活性領域が広がり、素子の微小化が計れると
めう効果がある。
@1図は従来技術を示す半導体装置の要部の断面図。
第2図と第8図は本発明の実施filt−示す工程毎の
断面図である。 1 、13・・・シリコン基板 8.12・・Qシリコン酸化膜 4.13・・ψシリコン窒化膜 14・・・・・レジスト膜 15・・・・・酸素イオン 16・・・・@−素イオン打ち込み層 6・・・・・「鳥のくちばし」 2.17・・・素子分離シリコン酸fヒ膜以上
断面図である。 1 、13・・・シリコン基板 8.12・・Qシリコン酸化膜 4.13・・ψシリコン窒化膜 14・・・・・レジスト膜 15・・・・・酸素イオン 16・・・・@−素イオン打ち込み層 6・・・・・「鳥のくちばし」 2.17・・・素子分離シリコン酸fヒ膜以上
Claims (1)
- シリコン基板上にはシリコン酸化膜とシリコン窒化膜と
、更にレジスト膜が部分的に形成され、前記レジスト膜
をマスクとしてシリコン基板表面に酸素イオンを打込み
後、レジスト膜を除去し、次でシリコン基板表面を熱酸
化することによりシリコン酸化膜から成る素子分離領域
を形成することを特徴とをる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069388A JPS61228652A (ja) | 1985-04-02 | 1985-04-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069388A JPS61228652A (ja) | 1985-04-02 | 1985-04-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228652A true JPS61228652A (ja) | 1986-10-11 |
Family
ID=13401159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069388A Pending JPS61228652A (ja) | 1985-04-02 | 1985-04-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228652A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
| US6027984A (en) * | 1996-06-12 | 2000-02-22 | Micron Technology, Inc. | Method for growing oxide |
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
-
1985
- 1985-04-02 JP JP60069388A patent/JPS61228652A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
| US6027984A (en) * | 1996-06-12 | 2000-02-22 | Micron Technology, Inc. | Method for growing oxide |
| US6333243B1 (en) | 1996-06-12 | 2001-12-25 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS61228652A (ja) | 半導体装置の製造方法 | |
| JPH098020A (ja) | 半導体装置の製造方法 | |
| JPS63110658A (ja) | 半導体装置の製造方法 | |
| JPH05144805A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS60180137A (ja) | 素子分離型集積回路の製造方法 | |
| JPS5850754A (ja) | 選択酸化膜の形成法 | |
| JPH0228929A (ja) | 多結晶シリコンの乾式エッチングを利用したlocos方法 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS6142425B2 (ja) | ||
| KR0167674B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPS61184833A (ja) | 半導体装置の製造方法 | |
| JPS59175137A (ja) | 半導体装置の製造方法 | |
| JPS60101947A (ja) | 半導体装置の製造方法 | |
| JPH10135323A (ja) | 半導体装置及びその製造方法 | |
| JPH01256147A (ja) | 半導体装置の製造方法 | |
| KR19990031358A (ko) | 반도체장치의 소자격리방법 | |
| JPH0414241A (ja) | 半導体膜の製造方法 | |
| JPH03106051A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 |