JPS60180137A - 素子分離型集積回路の製造方法 - Google Patents
素子分離型集積回路の製造方法Info
- Publication number
- JPS60180137A JPS60180137A JP59034355A JP3435584A JPS60180137A JP S60180137 A JPS60180137 A JP S60180137A JP 59034355 A JP59034355 A JP 59034355A JP 3435584 A JP3435584 A JP 3435584A JP S60180137 A JPS60180137 A JP S60180137A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- nitrogen ion
- oxide film
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発ａＡは素子分離型集積回路の製造方法に係り、特
に素子分離法に関するものである。
に素子分離法に関するものである。
（従来技術）
素子分離法の一つとして完全分離型素子分離法が従来報
告されている。これを第１図を参照して説明する。
告されている。これを第１図を参照して説明する。
シリコン基板１に酸素イオンをイオン注入法で注入し、
次いてゝアニールしてシリコン基板内部に５ｉＯＢ層２
を形成する。このＳｉＯ２層２上部の基板シリコン層１
′は、前記アニール後に単結晶層に回復する。（第１図
（ａ）） その後、通常のＬＯＣＯ８法にょシ横方向の素子分離を
行うために・母ツド酸化膜３とＣＶＤ窒化膜（ＳｉｓＮ
４膜）４を順次全面に形成する（第１図（ｂ））。
次いてゝアニールしてシリコン基板内部に５ｉＯＢ層２
を形成する。このＳｉＯ２層２上部の基板シリコン層１
′は、前記アニール後に単結晶層に回復する。（第１図
（ａ）） その後、通常のＬＯＣＯ８法にょシ横方向の素子分離を
行うために・母ツド酸化膜３とＣＶＤ窒化膜（ＳｉｓＮ
４膜）４を順次全面に形成する（第１図（ｂ））。
続いて、能動領域部の窒化膜４上にレソストパターン５
を形成した後、そのレソストノ母ターン５をマスクに非
能動領域部の窒化膜４とパッド酸化膜３をエツチング除
去する（第１図（Ｃ））。
を形成した後、そのレソストノ母ターン５をマスクに非
能動領域部の窒化膜４とパッド酸化膜３をエツチング除
去する（第１図（Ｃ））。
その後、レソストパターン５を除去した上で、窒化膜４
を耐酸化マスクとして基板部を選択的に酸化し、基板１
（詳しくは基板シリコン層１′）Ｋフィールド酸化膜６
を形成する。この時、ブイ−ルド酸化膜６が基板１内部
の５ｉ０２層２まで到達するようにする。これにより、
窒化膜４下のシリコン層１′、つまシ能動領域７は、５
ｉｎ２層２とフィールド酸化膜６によシ完全分離された
シリコン層となる。（第１図（ｄ）） したがって、以後、窒化膜４とパッド酸化膜３を第１図
（ｅ）に示すように除去した上で、前記完全分離された
能動領域７に通常の方法でＭＯ８型トランソスタヲ製造
する。ＭＯ８型トランジスタを製造した図を第１図（ｆ
）に示し、８．９はソース・ドレインとしてのＮ型層、
１０はゲート酸化膜、１１はゲート電極である。
を耐酸化マスクとして基板部を選択的に酸化し、基板１
（詳しくは基板シリコン層１′）Ｋフィールド酸化膜６
を形成する。この時、ブイ−ルド酸化膜６が基板１内部
の５ｉ０２層２まで到達するようにする。これにより、
窒化膜４下のシリコン層１′、つまシ能動領域７は、５
ｉｎ２層２とフィールド酸化膜６によシ完全分離された
シリコン層となる。（第１図（ｄ）） したがって、以後、窒化膜４とパッド酸化膜３を第１図
（ｅ）に示すように除去した上で、前記完全分離された
能動領域７に通常の方法でＭＯ８型トランソスタヲ製造
する。ＭＯ８型トランジスタを製造した図を第１図（ｆ
）に示し、８．９はソース・ドレインとしてのＮ型層、
１０はゲート酸化膜、１１はゲート電極である。
しかるに、上記のような従来の完全分離型素子分離法で
は次のような欠点があった。
は次のような欠点があった。
■ 能動領域７の、レジスト寸法からのでき上がシ寸法
が大きく相違してしまう。すなわち、上記方法ではＬＯ
ＣＯ８法を用いている。ＬＯＣＯ８法では、レジストパ
ターン５をマスクとして窒化膜４とノ（ラド酸化膜３を
エツチングするが、その際のサイドエツチングによシ、
残存窒化膜４と残存酸化膜３の寸法がレジストパターン
５の寸法よシ小さくなってしまう。しかも、バードビー
クによりフィールド酸化膜６が能動領域７に入シ込む。
が大きく相違してしまう。すなわち、上記方法ではＬＯ
ＣＯ８法を用いている。ＬＯＣＯ８法では、レジストパ
ターン５をマスクとして窒化膜４とノ（ラド酸化膜３を
エツチングするが、その際のサイドエツチングによシ、
残存窒化膜４と残存酸化膜３の寸法がレジストパターン
５の寸法よシ小さくなってしまう。しかも、バードビー
クによりフィールド酸化膜６が能動領域７に入シ込む。
これらによシ、レジスト寸法からの、能動領域７のでき
上がり寸法が大きく異なってしまう。
上がり寸法が大きく異なってしまう。
■ 上記バードビークによるフィールド酸化膜６の侵入
により能動領域７が狭くなシ、逆に非能動領域が広くな
るので高密度化に適さない。
により能動領域７が狭くなシ、逆に非能動領域が広くな
るので高密度化に適さない。
■ 工程も、パッド酸化膜３の形成→ＣＶＤ窒化膜４の
形成→レソス） ａ４ターン５の形成→窒化膜４・パラ
）”酸化膜３のエツチング→レソストノ＋ターン５の除
去→選択酸化→窒化膜４・ノ４ツド酸化膜３の除去と長
くなる。
形成→レソス） ａ４ターン５の形成→窒化膜４・パラ
）”酸化膜３のエツチング→レソストノ＋ターン５の除
去→選択酸化→窒化膜４・ノ４ツド酸化膜３の除去と長
くなる。
なお、以上のような従来技術は、電子通信学会牛導体・
トランジスタ研究会資料Ｓ Ｓ Ｄ ８ｌ−４４Ｐ８１
〜Ｐ８８に示されている。
トランジスタ研究会資料Ｓ Ｓ Ｄ ８ｌ−４４Ｐ８１
〜Ｐ８８に示されている。
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、能動領域を形成するための当初のパターン寸法と能動
領域のでき上がシ寸法の差を小さくすることができ、か
つ工程を短くすることができ、しかも高密度化に適する
素子分離型集積回路の製造方法を提供することにある。
、能動領域を形成するための当初のパターン寸法と能動
領域のでき上がシ寸法の差を小さくすることができ、か
つ工程を短くすることができ、しかも高密度化に適する
素子分離型集積回路の製造方法を提供することにある。
（発明の概要）
この発明の要点は、能動領域の基板表面に窒素イオンを
イオン注入して窒素イオン注入層を形成した後、その窒
素イオン注入層を耐酸化マスクとして非能動領域の基板
部にフィールド酸化膜を形成することにある。
イオン注入して窒素イオン注入層を形成した後、その窒
素イオン注入層を耐酸化マスクとして非能動領域の基板
部にフィールド酸化膜を形成することにある。
（実施例）
以下この発明の一実施例を第２図を参照して説明する。
第２図（ａ）において、２１Ｆｉシリコン基板であり、
まず、この基板２１に窒素イオンＮまたは酸素イオン０
を全面イオン注入して、注入層２２を基板表面よシ０．
２〜０．５μｍ程度の深さの領域に形成する。ここで、
窒素イオンまたは酸素イオンのドーズ量は１〜２ Ｘ
１０１８ｃｍ−２程度とする。
まず、この基板２１に窒素イオンＮまたは酸素イオン０
を全面イオン注入して、注入層２２を基板表面よシ０．
２〜０．５μｍ程度の深さの領域に形成する。ここで、
窒素イオンまたは酸素イオンのドーズ量は１〜２ Ｘ
１０１８ｃｍ−２程度とする。
次に、シリコン基板２１上にレジスト２３を塗布した後
、そのレジスト２３に通常のホ） １７ソエ程によシ、
能動領域部上において開口部２４を形成する（第２図（
ｂ））。
、そのレジスト２３に通常のホ） １７ソエ程によシ、
能動領域部上において開口部２４を形成する（第２図（
ｂ））。
しかる後、前記開口部２４によシ露出したシリコン基板
２１０表面部に窒素イオンＮ”ｉ１〜２×１０１８ｃｒ
ｎ−” 程度のドーズ量で注入することによシ、前記露
出表面部すなわち能動領域部の表面部に窒素イオン注入
層２５を形成する（第２図（Ｃ））。
２１０表面部に窒素イオンＮ”ｉ１〜２×１０１８ｃｒ
ｎ−” 程度のドーズ量で注入することによシ、前記露
出表面部すなわち能動領域部の表面部に窒素イオン注入
層２５を形成する（第２図（Ｃ））。
続いて、レジスト２３を除去した上で、酸化処理を行う
。すると、前記窒素イオン注入層２５が耐酸化マスクと
して働いて、この窒素イオン注入層２５で覆われた以外
の領域、すなわち基板２１の非能動領域部に厚いフィー
ルド酸化膜２６が形成される。同時に、シリコン基板２
１内部の注入層２２が絶縁層（シリコン酸化膜またはシ
１７コン窒素膜）２７になる。また、この絶縁層２７に
到達するように前記フィールド酸化膜２６が形成される
。これによシ、前記窒素イオン注入層２５下の基板シリ
コン層（ただし、絶縁層２７よ部上の部分）は、フィー
ルド酸化膜２６と絶縁層２７によシ完全分離された能動
領域２８となる。（第２図（ｄ）） したがって、以後、窒素イオン注入層２５を熱リン酸で
第２図（ｅ）に示すように除去した上で、前記完全分離
された能動領域２８に通常の方法でＭＯ８型トランジス
タを製造する。ＭＯ８型トランジスタを製造した図を第
２図（ｆ）に示し、２９゜３０はソースφドレインとし
てのＮ型層、３１はゲート酸化膜、３２はゲート電極で
ある。
。すると、前記窒素イオン注入層２５が耐酸化マスクと
して働いて、この窒素イオン注入層２５で覆われた以外
の領域、すなわち基板２１の非能動領域部に厚いフィー
ルド酸化膜２６が形成される。同時に、シリコン基板２
１内部の注入層２２が絶縁層（シリコン酸化膜またはシ
１７コン窒素膜）２７になる。また、この絶縁層２７に
到達するように前記フィールド酸化膜２６が形成される
。これによシ、前記窒素イオン注入層２５下の基板シリ
コン層（ただし、絶縁層２７よ部上の部分）は、フィー
ルド酸化膜２６と絶縁層２７によシ完全分離された能動
領域２８となる。（第２図（ｄ）） したがって、以後、窒素イオン注入層２５を熱リン酸で
第２図（ｅ）に示すように除去した上で、前記完全分離
された能動領域２８に通常の方法でＭＯ８型トランジス
タを製造する。ＭＯ８型トランジスタを製造した図を第
２図（ｆ）に示し、２９゜３０はソースφドレインとし
てのＮ型層、３１はゲート酸化膜、３２はゲート電極で
ある。
（発明の効果）
以上の説明から明らかなように、この発明の方法では、
能動領域の基板表面に窒素イオン注入層を形成した後、
その窒素イオン注入Ｎを耐酸化マスクとして非能動領域
の基板部にフィールド酸化膜を形成する。この方法によ
れば、バードビークによりフィールド酸化膜が能動領域
に入シ込むのを防止できる。また、窒素イオン注入層は
、レソ□ ストをマスクとして、セルファラインによシ
、そのレジストに形成した開口部と同一寸法に形成でき
る。したがって、これらにより、この発明によれば、能
動領域を形成するための当初のパターン寸法（レジスト
に形成された開口部の寸法）と能動領域のでき上がり寸
法との差を小さくすることができる。
能動領域の基板表面に窒素イオン注入層を形成した後、
その窒素イオン注入Ｎを耐酸化マスクとして非能動領域
の基板部にフィールド酸化膜を形成する。この方法によ
れば、バードビークによりフィールド酸化膜が能動領域
に入シ込むのを防止できる。また、窒素イオン注入層は
、レソ□ ストをマスクとして、セルファラインによシ
、そのレジストに形成した開口部と同一寸法に形成でき
る。したがって、これらにより、この発明によれば、能
動領域を形成するための当初のパターン寸法（レジスト
に形成された開口部の寸法）と能動領域のでき上がり寸
法との差を小さくすることができる。
また、非能動領域（フィールド酸化膜幅）は、開口部相
互間のレジスト幅と同程度に狭くでき、しかも上述のよ
うに能動領域がバードビークの侵入により狭くなること
がないので、高密度化に適する。
互間のレジスト幅と同程度に狭くでき、しかも上述のよ
うに能動領域がバードビークの侵入により狭くなること
がないので、高密度化に適する。
さらに、工程も、レジスト塗布・開口部の形成→窒素イ
オン注入→レソスト除去→フィールド酸化→窒素イオン
注入層の除去と短く々る。
オン注入→レソスト除去→フィールド酸化→窒素イオン
注入層の除去と短く々る。
（他の例）
なお、第２図に示したこの発明の一実施例は、この発明
の方法を完全分離型素子分離法に応用した場合であるが
、この発明の方法は、フィールド酸化膜を基板内部の絶
縁層に到達させない代わシにチャンネルストップ拡散層
を併用する分離法に応用しても前記と同様の効果を得る
ことができる。
の方法を完全分離型素子分離法に応用した場合であるが
、この発明の方法は、フィールド酸化膜を基板内部の絶
縁層に到達させない代わシにチャンネルストップ拡散層
を併用する分離法に応用しても前記と同様の効果を得る
ことができる。
第１図は従来の完全分離型素子分離法を示す断面図、第
２図はこの発明の素子分離型集積回路の製造方法の一実
施例を示す断面図である。 ２１・・・シリコン基板、２２・・・注入層、２５・・
・窒素イオン注入層、２６・・・フィールド酸化膜、２
７・・・絶縁層。 特許出願人 沖電気工業株式会社 第１図 第１図 第２図 第２図 ２日 ３０ ２す 手続補正書 昭和５９年７月１６日 持許庁長官志賀 学 殿 ［、事件の表示 昭和５９年 特 許 願第 ３４３５５ 号２、発明の
名称 素子分離型集積回路の製造方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 １、代理人
２図はこの発明の素子分離型集積回路の製造方法の一実
施例を示す断面図である。 ２１・・・シリコン基板、２２・・・注入層、２５・・
・窒素イオン注入層、２６・・・フィールド酸化膜、２
７・・・絶縁層。 特許出願人 沖電気工業株式会社 第１図 第１図 第２図 第２図 ２日 ３０ ２す 手続補正書 昭和５９年７月１６日 持許庁長官志賀 学 殿 ［、事件の表示 昭和５９年 特 許 願第 ３４３５５ 号２、発明の
名称 素子分離型集積回路の製造方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 １、代理人
Claims (2)
- （１）シリコン基板内部に酸素イオンまたは窒素イオン
を全面イオン注入する工程と、その後、能動領域の前記
基板表面に窒素イオンをイオン注入し、窒素イオン注入
層を形成する工程と、その窒素イオン注入層を耐酸化マ
スクとして、非能動領域の基板部にフィールド酸化膜を
形成すると同時に、前記シリコン基板内部の酸素イオン
または窒素イオン注入層を絶縁層に変換する工程とを具
備してなる素子分離型集積回路の製造方法。 - （２）フィールド酸化膜は、同時に形成される絶縁層に
到達することを特徴とする特許請求の範囲第１項記載の
素子分離型集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59034355A JPS60180137A (ja) | 1984-02-27 | 1984-02-27 | 素子分離型集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59034355A JPS60180137A (ja) | 1984-02-27 | 1984-02-27 | 素子分離型集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180137A true JPS60180137A (ja) | 1985-09-13 |
| JPH0527259B2 JPH0527259B2 (ja) | 1993-04-20 |
Family
ID=12411845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59034355A Granted JPS60180137A (ja) | 1984-02-27 | 1984-02-27 | 素子分離型集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180137A (ja) |
-
1984
- 1984-02-27 JP JP59034355A patent/JPS60180137A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527259B2 (ja) | 1993-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| WO2002037561A2 (en) | Dual gate oxide process for uniform oxide thickness | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| US6066530A (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| JPS60180137A (ja) | 素子分離型集積回路の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| KR100275111B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS61228652A (ja) | 半導体装置の製造方法 | |
| JPS632349A (ja) | 半導体装置の製造方法 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPS61241941A (ja) | 半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS59169172A (ja) | 半導体記憶装置の製造方法 | |
| JPH05211231A (ja) | 半導体装置の製造方法 | |
| JPH03132069A (ja) | 半導体装置の製造方法 | |
| JPS6266678A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |