JPS61230391A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPS61230391A JPS61230391A JP7088485A JP7088485A JPS61230391A JP S61230391 A JPS61230391 A JP S61230391A JP 7088485 A JP7088485 A JP 7088485A JP 7088485 A JP7088485 A JP 7088485A JP S61230391 A JPS61230391 A JP S61230391A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- circuit
- layer
- insulating
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は厚膜多層配線基板の製造方法に係わシ、特にク
リーンシートを用いた積層印刷法による多層配線基板の
製造方法に関する。
リーンシートを用いた積層印刷法による多層配線基板の
製造方法に関する。
最近、厚膜多層配線回路基板にＩＣ、ＬＳＩが搭載され
るに至り、セラミックの厚膜回路基板では、単に配線の
一部をクロスオーバー（交差）するだけでは対応できな
い状況にある。そこで回路層間に絶縁層を形成し絶縁層
内のヴイアホール（導電ペーストを充填した上、下方向
の導通路）により眉間の導通をとる多層回路基板が様々
な方法で作成され利用されている。その代表例について
述べると、アルミナ等の耐熱性の絶縁性無機粉末で０．
１〜Ｑ、５ｔｎｎｔ厚のグリーンシートを作り、これに
スクリーンマスクを通して導電ペーストの印刷によりヴ
イアホール、配線及び端子等を形成したものを所定枚数
積層機圧着し、熱処理（約８０〜１２０℃）して多層回
路基板とするシート積層法（例えば、ＩＥＥＥ １９８
０ｐ２８３−２９５ Ａ Ｍｕｌｔｉ−Ｌａｙｅ
ｒ Ｃｅｒａｍｉｃ、Ｍｕｌｔｉ−ＣｈｉｐＭｏｄｕ
ｌｅ Ａ、Ｊ、ＢｌｏｃＬｇａｔｔ、Ｊｒ ＩＢＭ Ｃ
ｒ参照）と、ｏ、ａ〜ｔ。
るに至り、セラミックの厚膜回路基板では、単に配線の
一部をクロスオーバー（交差）するだけでは対応できな
い状況にある。そこで回路層間に絶縁層を形成し絶縁層
内のヴイアホール（導電ペーストを充填した上、下方向
の導通路）により眉間の導通をとる多層回路基板が様々
な方法で作成され利用されている。その代表例について
述べると、アルミナ等の耐熱性の絶縁性無機粉末で０．
１〜Ｑ、５ｔｎｎｔ厚のグリーンシートを作り、これに
スクリーンマスクを通して導電ペーストの印刷によりヴ
イアホール、配線及び端子等を形成したものを所定枚数
積層機圧着し、熱処理（約８０〜１２０℃）して多層回
路基板とするシート積層法（例えば、ＩＥＥＥ １９８
０ｐ２８３−２９５ Ａ Ｍｕｌｔｉ−Ｌａｙｅ
ｒ Ｃｅｒａｍｉｃ、Ｍｕｌｔｉ−ＣｈｉｐＭｏｄｕ
ｌｅ Ａ、Ｊ、ＢｌｏｃＬｇａｔｔ、Ｊｒ ＩＢＭ Ｃ
ｒ参照）と、ｏ、ａ〜ｔ。
ｍｍｔのアルミナ等のグリーンシートを印刷基体とし、
この基体表面上に導電ペーストと、アルミナ等をペース
ト化した耐熱性の絶縁ペーストとを交互に印刷して多層
化した後熱処理して多層回路基板とする湿式印刷法（例
えばＩＳＨＭ１９８３ ｐ６１６−６２０ Ａ
ｎｅｗ Ｍｕｌｔｉｌａｙａｒ Ｐｒｉｎｔｇｃｔ
Ｓｕｂｚｔｒ−ａｔａ Ｆｏｒ Ｅｉｇｈｔ Ｆｒｅ
ｑｕｅｎｃｙ Ｄｇｖｉｃａｚ Ｔ、Ｎｏｍｕｒａ、
Ｔ。
この基体表面上に導電ペーストと、アルミナ等をペース
ト化した耐熱性の絶縁ペーストとを交互に印刷して多層
化した後熱処理して多層回路基板とする湿式印刷法（例
えばＩＳＨＭ１９８３ ｐ６１６−６２０ Ａ
ｎｅｗ Ｍｕｌｔｉｌａｙａｒ Ｐｒｉｎｔｇｃｔ
Ｓｕｂｚｔｒ−ａｔａ Ｆｏｒ Ｅｉｇｈｔ Ｆｒｅ
ｑｕｅｎｃｙ Ｄｇｖｉｃａｚ Ｔ、Ｎｏｍｕｒａ、
Ｔ。
Ｎｏｎｏｎ＋ｕｒａ、 ＳｏＭａｙｕｍｉ ）と、焼結
したアルミナ等の基板の上に導電ペーストを印刷、焼成
（熱処理）した後、絶縁ペーストを印刷焼成（熱処理）
することを交互に繰り返して作成する乾式印刷積層法と
がある。
したアルミナ等の基板の上に導電ペーストを印刷、焼成
（熱処理）した後、絶縁ペーストを印刷焼成（熱処理）
することを交互に繰り返して作成する乾式印刷積層法と
がある。
上述したシート積層法ではグリーンシートにスルーホー
ルを形成するのにパンチによる穴あけが行なわれるため
、パンチ設備、パンチ金型が必要であり、回路構成の変
更によるスルーホール位置の変更には金型の修正が必要
で、コスト、期間がかかり、緊急の要請には対応できな
い欠点がある。一方印刷積層法では層間絶縁層を印刷形
成する場合、印刷マスク一枚あればスルーホールを形成
した絶縁層が形成でき、スルーホールの変更は印刷マス
クを作成するネガパターンの簡単な変更で済み、コスト
、修正期間はシート積層法の金型修正より格段に低コス
ト、短時間にできる利点をもっている。しかし印刷積層
法も逐次に回路層を印刷で積み重ねるため下層バタンの
膜厚（通常１０〜２０μｍ）による段差が塗布される絶
縁層のほぼ全表面に凹凸として生シる。また、メツシュ
マスクを通して絶縁ペーストを印刷するため細かなメツ
シュ跡の表面粗さも全表面に現われる。従って、上層回
路を印刷形成する際、印刷用スクリーンマスクと絶縁層
表面との間に隙間を生じ、導電ペーストの印刷だれや、
にじみを起し、所定の微細配線が形成できず、時には線
間短絡を生む場合があった。
ルを形成するのにパンチによる穴あけが行なわれるため
、パンチ設備、パンチ金型が必要であり、回路構成の変
更によるスルーホール位置の変更には金型の修正が必要
で、コスト、期間がかかり、緊急の要請には対応できな
い欠点がある。一方印刷積層法では層間絶縁層を印刷形
成する場合、印刷マスク一枚あればスルーホールを形成
した絶縁層が形成でき、スルーホールの変更は印刷マス
クを作成するネガパターンの簡単な変更で済み、コスト
、修正期間はシート積層法の金型修正より格段に低コス
ト、短時間にできる利点をもっている。しかし印刷積層
法も逐次に回路層を印刷で積み重ねるため下層バタンの
膜厚（通常１０〜２０μｍ）による段差が塗布される絶
縁層のほぼ全表面に凹凸として生シる。また、メツシュ
マスクを通して絶縁ペーストを印刷するため細かなメツ
シュ跡の表面粗さも全表面に現われる。従って、上層回
路を印刷形成する際、印刷用スクリーンマスクと絶縁層
表面との間に隙間を生じ、導電ペーストの印刷だれや、
にじみを起し、所定の微細配線が形成できず、時には線
間短絡を生む場合があった。
本発明の目的は印刷積層法による多層回路の製造に於い
て、導電ペーストが印刷すべき表面の平担性を改善し、
印刷される導電ペーストのだれや、にじみを防ぎ、高歩
留りで形成し得るようにすると共に、微細回路も可能に
した多層回路の製造方法を提供するものである。
て、導電ペーストが印刷すべき表面の平担性を改善し、
印刷される導電ペーストのだれや、にじみを防ぎ、高歩
留りで形成し得るようにすると共に、微細回路も可能に
した多層回路の製造方法を提供するものである。
本発明は、複数の回路層乃至絶縁層から成る多層体を湿
式印刷積層法で作成するに当たり、上層回路を形成する
ための導電ペーストを印刷する工程の前に、導電ペース
トの被着面となる絶縁層を印刷し、乾燥後、平担化プレ
スを行なって、上記絶縁層表面を平担にした後、この表
面層に導電ペーストを印刷し回路層を形成する多層回路
基板の製造方法である。
式印刷積層法で作成するに当たり、上層回路を形成する
ための導電ペーストを印刷する工程の前に、導電ペース
トの被着面となる絶縁層を印刷し、乾燥後、平担化プレ
スを行なって、上記絶縁層表面を平担にした後、この表
面層に導電ペーストを印刷し回路層を形成する多層回路
基板の製造方法である。
本発明では下層回路と新たに印刷して形成する上層回路
との接続はヴイアホールによって成される。本発明に於
いて、このヴイアホール形成時期は絶縁層表面の平担化
プレスを行なった、後にヴイアホールを形成してもよい
が、スルホールが小さい場合には平担化プレスの際、ス
ルーホールが塞がってしまう場合があるので、平担化プ
レスはヴイアホール形成後実施するのが望ましい。
との接続はヴイアホールによって成される。本発明に於
いて、このヴイアホール形成時期は絶縁層表面の平担化
プレスを行なった、後にヴイアホールを形成してもよい
が、スルホールが小さい場合には平担化プレスの際、ス
ルーホールが塞がってしまう場合があるので、平担化プ
レスはヴイアホール形成後実施するのが望ましい。
本発明を実施例によって更に詳細に説明する。
第１図乃至第４図はグリンシート表面に多層回路を形成
する過程を示している。
する過程を示している。
第１図１は厚さ１目、５０ ｍ口のグリンシートである
。
。
印刷基板となるグリンシートは、アルミナ粉とタルク及
びクレーを重量比べて１００ ： ５ ： ２の割合で
混合し、この粉末に結合剤としてポリビニルブチラール
樹脂、可塑剤としてブチルフタル酸ブチルグリコール及
びトリクレンーパークレンールブタノールの混合溶液と
を加えて泥しよう化し、ドクターブレード法による通常
のシート成形法によって作った。
びクレーを重量比べて１００ ： ５ ： ２の割合で
混合し、この粉末に結合剤としてポリビニルブチラール
樹脂、可塑剤としてブチルフタル酸ブチルグリコール及
びトリクレンーパークレンールブタノールの混合溶液と
を加えて泥しよう化し、ドクターブレード法による通常
のシート成形法によって作った。
２はグリンシート１０表面に印刷された回路形成導電ペ
ース層である。導電ペーストはタングステン粉末にアル
ミナ粉とタルク及びクレとから成る上記粉末混合物にエ
チルセルロースを洛解したα−テルピネオール溶液を加
えて混練して作ったものを使用した。
ース層である。導電ペーストはタングステン粉末にアル
ミナ粉とタルク及びクレとから成る上記粉末混合物にエ
チルセルロースを洛解したα−テルピネオール溶液を加
えて混練して作ったものを使用した。
３は回路形成用導電ペースト層２を被って印刷によって
設けられた絶縁性ペースト層である。
設けられた絶縁性ペースト層である。
絶縁層用の印刷ペーストは、上記粉末の混合物に、エチ
ルセルロースを浴解したα−テルピネオールｍ液を加え
混練して作成したものを使用した。
ルセルロースを浴解したα−テルピネオールｍ液を加え
混練して作成したものを使用した。
４は絶縁性ペースト印刷の際、同時に形成されたスルー
ホールである。このスルーホールの位置は下層回路の端
子部と上層回路の端子部とを接続する位置に設けられる
。この際、絶縁層表面５は下層回路の回路層膜厚の影響
により、配線形成部の上面が凸となるようなうねりが生
じ、また、絶縁ペーストは３２５〜２００メツシユのス
テンレス網を通して基板へ被着される為に４０〜１００
μ溝格子の浅いメツシュ跡６が生じている。
ホールである。このスルーホールの位置は下層回路の端
子部と上層回路の端子部とを接続する位置に設けられる
。この際、絶縁層表面５は下層回路の回路層膜厚の影響
により、配線形成部の上面が凸となるようなうねりが生
じ、また、絶縁ペーストは３２５〜２００メツシユのス
テンレス網を通して基板へ被着される為に４０〜１００
μ溝格子の浅いメツシュ跡６が生じている。
その後当該スルーホール４に導電ペーストを印刷して充
填してヴイアホールを形成した。
填してヴイアホールを形成した。
次に、第１図の回路基板を加熱し、印刷した絶縁ペース
トを乾燥させた後、平行板加圧型プレスにより、回路基
板を２０Ｖ−で加圧した。これにより、第２図に示した
様に印刷絶縁膜の表面５は表面粗さもなくかつ平担化さ
れる。
トを乾燥させた後、平行板加圧型プレスにより、回路基
板を２０Ｖ−で加圧した。これにより、第２図に示した
様に印刷絶縁膜の表面５は表面粗さもなくかつ平担化さ
れる。
第２図７はスルーホールに導電ペーストを充填して形成
したヴイアホールを示している。
したヴイアホールを示している。
次に、第３図に示すように、平担化された絶縁ペースト
層の表面ｓｌＣ導電ペーストを印刷して上層の回路８を
形成する。この際下層回路２と上層回路８とはヴイアホ
ール７によって接続される。前回と同様回路層８上に絶
縁ペーストを印刷し、スルーホールに導電ペーストを印
刷により充填しヴイアホール９を形成し、加熱して乾燥
させる。その後加圧プレスして表面を平担化する。次に
、ＩＣ，ＬＳＩ、抵抗、容量等の回路素子用の端子ｌＯ
を導電ペーストの印刷。
層の表面ｓｌＣ導電ペーストを印刷して上層の回路８を
形成する。この際下層回路２と上層回路８とはヴイアホ
ール７によって接続される。前回と同様回路層８上に絶
縁ペーストを印刷し、スルーホールに導電ペーストを印
刷により充填しヴイアホール９を形成し、加熱して乾燥
させる。その後加圧プレスして表面を平担化する。次に
、ＩＣ，ＬＳＩ、抵抗、容量等の回路素子用の端子ｌＯ
を導電ペーストの印刷。
加熱（１６００℃、２時間、 Ｎ、 ＋Ｈ，０＋Ｈ，の
通常の雰囲気中）、乾燥処理によって形成する。
通常の雰囲気中）、乾燥処理によって形成する。
上記した本発明の実施例によって理解された如く、本発
明は回路層を形成する表面は常に平担化されているため
に印刷した導電ペーストのだれ、厚さの不整い、断線等
起り難い。従って製品の歩留が高く、しかも微細回路化
が可能となる。
明は回路層を形成する表面は常に平担化されているため
に印刷した導電ペーストのだれ、厚さの不整い、断線等
起り難い。従って製品の歩留が高く、しかも微細回路化
が可能となる。
本発明は実施例に述べられた製法に限定されず、本発明
の要旨から逸脱しない範囲に於いて種々変更可能である
。例えば、本実施例では耐熱、絶縁性材料としてアルミ
ナ系を用いたが、本発明を実施するに当っては、アルミ
ナの他に、ムライトやガラス質材料を用いても可能であ
る。
の要旨から逸脱しない範囲に於いて種々変更可能である
。例えば、本実施例では耐熱、絶縁性材料としてアルミ
ナ系を用いたが、本発明を実施するに当っては、アルミ
ナの他に、ムライトやガラス質材料を用いても可能であ
る。
また、導電材料もタングステンに限定されず、他の導電
材料も使用できる。
材料も使用できる。
第１図乃至第４図は本発明の実施態様の説明図で、多層
回路基板の製造過程を説明する要部拡大縦断面図である
。 １・・・グリンシート（印刷基板） ２．８・・・印刷回路 ３・・・絶縁層４・・・
スルーホール ５・・・絶縁層表面６・・・絶縁層
表面の粗れ ７，９・・・ヴイアホール１０・・・回路
端子 代理人弁理士 小 川 勝 男ゝ′−１−第４図 手続補正書（自発） 発明の名称 多層回路基板の製造方法 補正をする者 ＋ｌｉ件と帳係 特許出願人 名 称 （５１０１株式会ｈｈ 日 立 製 作
所代 理 人 補正の対象 明細書の特許請求の範囲の欄および発明の
詳細な説明の欄 補正の内容 ｔ％許請求の範囲の欄を別紙のように訂正する。 ２、 明細書第１頁、第１５行目の「クリーンシート」
を「グリーンシート」に訂正する。 五 明細書第３頁、第７行目の「０．５ｍｎｔ Ｊを「
Ｑ、３Ｉ」に訂正する。 ４、 明細書第６頁、第２行目の「グリンシート」を「
グリーンシート」に訂正する。 ５、 明細書第６頁、ｆａ１ａ行目の「グリンシート」
を「グリーンシート」に訂正する。 以上 特許請求の範囲 回路基板の表面に絶縁性ペースト層を印刷する工程、上
記絶縁性ペースト層を乾燥させる工程、上記乾燥した絶
縁性ペースト層の表面をプレスし平担化する工程、上記
平担化した絶縁性ペースト層表面に導電性ペースト層を
印刷する工程を有することを特徴とする多層回路基板の
製造方法。
回路基板の製造過程を説明する要部拡大縦断面図である
。 １・・・グリンシート（印刷基板） ２．８・・・印刷回路 ３・・・絶縁層４・・・
スルーホール ５・・・絶縁層表面６・・・絶縁層
表面の粗れ ７，９・・・ヴイアホール１０・・・回路
端子 代理人弁理士 小 川 勝 男ゝ′−１−第４図 手続補正書（自発） 発明の名称 多層回路基板の製造方法 補正をする者 ＋ｌｉ件と帳係 特許出願人 名 称 （５１０１株式会ｈｈ 日 立 製 作
所代 理 人 補正の対象 明細書の特許請求の範囲の欄および発明の
詳細な説明の欄 補正の内容 ｔ％許請求の範囲の欄を別紙のように訂正する。 ２、 明細書第１頁、第１５行目の「クリーンシート」
を「グリーンシート」に訂正する。 五 明細書第３頁、第７行目の「０．５ｍｎｔ Ｊを「
Ｑ、３Ｉ」に訂正する。 ４、 明細書第６頁、第２行目の「グリンシート」を「
グリーンシート」に訂正する。 ５、 明細書第６頁、ｆａ１ａ行目の「グリンシート」
を「グリーンシート」に訂正する。 以上 特許請求の範囲 回路基板の表面に絶縁性ペースト層を印刷する工程、上
記絶縁性ペースト層を乾燥させる工程、上記乾燥した絶
縁性ペースト層の表面をプレスし平担化する工程、上記
平担化した絶縁性ペースト層表面に導電性ペースト層を
印刷する工程を有することを特徴とする多層回路基板の
製造方法。
Claims (1)
- 回路基板の表面に絶縁性ペースト層を印刷する工程、
上記絶縁性ペースト層を焼成し乾燥させる工程、上記乾
燥した絶縁性ペースト層の表面をプレスし平担化する工
程、上記平担化した絶縁性ペースト層表面に導電性ペー
スト層を印刷する工程を有することを特徴とする多層回
路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088485A JPS61230391A (ja) | 1985-04-05 | 1985-04-05 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088485A JPS61230391A (ja) | 1985-04-05 | 1985-04-05 | 多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230391A true JPS61230391A (ja) | 1986-10-14 |
Family
ID=13444404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7088485A Pending JPS61230391A (ja) | 1985-04-05 | 1985-04-05 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02290095A (ja) * | 1989-02-20 | 1990-11-29 | Matsushita Electric Works Ltd | 多層配線板の製造方法 |
-
1985
- 1985-04-05 JP JP7088485A patent/JPS61230391A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02290095A (ja) * | 1989-02-20 | 1990-11-29 | Matsushita Electric Works Ltd | 多層配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716783B2 (ja) | セラミック多層基板の製造方法及び半導体装置 | |
| JPS63358A (ja) | 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法 | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| JPS61230391A (ja) | 多層回路基板の製造方法 | |
| JPH06334282A (ja) | セラミック多層基板用グリーンシート | |
| JP2003095755A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JPH0250494A (ja) | 積層セラミック基板の製造方法 | |
| JP2893116B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPH0389590A (ja) | 厚膜抵抗体付回路基板の製造方法 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JPS6239558B2 (ja) | ||
| JP2917837B2 (ja) | セラミックス基板の製造方法 | |
| JPH02166793A (ja) | 多層セラミック回路基板の製造方法 | |
| JPS61263298A (ja) | 多層セラミツク配線基板の製造方法 | |
| JPH0521958A (ja) | 多層配線基板の積層体及びその製造方法 | |
| JPS6175595A (ja) | 厚膜多層板 | |
| EP0269063A2 (en) | Mullite ceramic multi-layered substrate and process for producing the same | |
| JPH02210894A (ja) | 内部に導体、抵抗体を配線したＡｌＮ多層基板の製造方法 | |
| JPS6244840B2 (ja) | ||
| JPH0497590A (ja) | 多層セラミック回路基板及びその製造方法 | |
| JPS6049588B2 (ja) | セラミック多層プリント板の製造方法 | |
| JPH01100958A (ja) | 樹脂被覆セラミック配線基板 |