JPS61234061A - 半導体装置のリ−ドフレ−ム製造方法 - Google Patents

半導体装置のリ−ドフレ−ム製造方法

Info

Publication number
JPS61234061A
JPS61234061A JP60074300A JP7430085A JPS61234061A JP S61234061 A JPS61234061 A JP S61234061A JP 60074300 A JP60074300 A JP 60074300A JP 7430085 A JP7430085 A JP 7430085A JP S61234061 A JPS61234061 A JP S61234061A
Authority
JP
Japan
Prior art keywords
lead frame
substrate
fingers
layer
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60074300A
Other languages
English (en)
Other versions
JPH0719865B2 (ja
Inventor
Hiroshi Shimazu
博士 嶋津
Yasuo Yamashita
康雄 山下
Masayoshi Suzuki
鈴記 正義
Eiji Sakata
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP60074300A priority Critical patent/JPH0719865B2/ja
Publication of JPS61234061A publication Critical patent/JPS61234061A/ja
Publication of JPH0719865B2 publication Critical patent/JPH0719865B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はIC,LSI等の半導体チップを固定するのに
用いるリードフレームの製造方法に関する。
〔背景技術〕
従来より半導体チップを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属製のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによっ
て形成されており、その形状は第4図に示すように、半
導体チップ1を取り付ける矩形のタブ2をその4隅にお
いて支持するタブリード3と、タブ2の周縁に内端を臨
ませる複数のフィンガ4と、これらフィンガ4及びタブ
リード3の外端を支持する枠部5と、枠部5の両側縁に
沿って定間隔に設けられたスプロケット孔6とからなっ
ている。
このようなリードフレーム7を用いて半導体装置を組み
立てるには、まずタブ2上に半導体チップ1を取り付け
た後、半導体チップlの各電極とこれに対応するフィン
ガ4の内端をワイヤあるいはワイヤを用いず直接に接続
し、その後矩形枠部5の内側領域を合成樹脂でモールド
し半導体チップ1を被覆し、次いで枠部5を切除し、フ
ラットリードあるいはインライン型の半導体装置を得る
のである。
ところで、リードフレーム7のフィンガ4の先端には半
導体チップ1の電極に接続するためのバンプが形成され
るが、近年多数のピンを有する半導体装置が要求される
ようになり、フィンガの幅が極めて小さいものとなって
くると、フィンガを含むリードフレームの接続そのもの
が非常に難しく、ましてやフィンガが先端にバンプを一
体に形成するのは困難である。
従来、上記の如き非常に微細な加工を施すには、フォト
エツチング等の手段が用いられているが、エツチング加
工は製造装置等が高価であり、コストをさげるのが難し
い。
〔発明の目的〕
本発明は上記の点に鑑みてなされたもので、多数のバン
プ付フィンガを備えたリードフレームを容易に成形でき
るリードフレームの製造方法の提供を目的としている。
〔発明の概要〕
上記目的を達成するための手段として、本発明は、電鋳
により基板上に形成したリードフレームを基板とともに
プレス成形してフィンガの先端にバンプを形成し、その
後基板からリードフレームを剥離してリードフレーム本
体を得るようにしたことを特徴としている。
〔実施例〕
第1図は本発明の実施例におけるリードフレームの製造
工程を説明するものである。
まず第1図(a)の如くステンレス等の導電性金属から
なる基板8上に所望パターンのレジスト層9を形成する
。このレジスト層9はリードフレーム7を形成しない位
置のみに積層されるものであって、非レジスト部8aの
形状は所望パターンのリードフレーム形状である。
次にこのレジスト層9が形成された基板8上を、レジス
トがアルカリ現像タイプではカセイソーダを、溶剤タイ
プの場合は塩化メチレン等の溶剤を用いてM離処理を行
い、その後電鋳により銅、ニッケル、金等の導電性金属
を積層させる。
これにより山)図の如くレジスト層9を除く非レジスト
部8a上にのみ金属層が形状される。更にレジスト9を
メチルイソブチルケトンのような溶剤で洗浄除去して(
C)の如き積層体を得る。
このようにして一枚の板状に成形された基板8及び金属
層10の積層体の一部をプレス成形により(d)図の如
く基板8側に突出するように折曲加工する。この成形部
分はリードフレーム7のフィンガ先端部であり、図では
タブ2に向って対向延出する一対のフィンガ4を示して
いる。この場合、レジスト層を残したままプレス成形す
ることにより、フィンガ先端部を取り囲むレジスト層が
フィンガの横ずれ防止作用をするとともに、過剰プレス
力の緩衝機能をもたせることができる。なおタブ2は特
に必要としない。
次いで基板8から金属層10を剥離して+81図の如き
断面形状を有するフィンガ4を得る。
第2図は上述の方法によって得られたリードフレーム7
のフィンガ4部分を拡大して示した斜視図である。図か
ら明らかなように、リードフレーム7の枠部5から内方
へ延出する多数のフィンガ4の先端部は下方へ湾曲され
、その先端は頚部4aを介して円形のバンプ4bを形成
している。
先端部形状を円形にすることにより、半導体チップ1の
凹入した電極との接合位置をフィンガ4の横ずれに対し
て許容することができ、組立性を向上させることができ
るが、円形に限らず矩形もしては多角形状等種々変更で
きる。
第3図はリードフレームを用いて半導体チップを配線基
板に取り付けた状態を示したもので、リードフレーム7
はプリント配線板11の上面に載置固定されており、リ
ードフレーム7のフィンガ4が延出する部分のプリント
配線板11にはディバイス孔11aが設けられている。
このディバイス孔り1a内には半導体チップ1が配され
、フィンガ4の先端のバンプ4bが半導体チップ1の上
面に設けられた電極に半田で固着されるのである。
電鋳用基板8として、上記実施例ではそれ自体導電性を
有するステンレス薄鋼板を用い、フィンガ4の先端プレ
ス成形時にこの基板8とフィンガ4とを同時プレス加工
することにより、フィンガ4のちぎれや不要変形を回避
するようにしたが、基板8はそれ自体が導電性を有しな
いもしくは抵抗値が高い材質例えばポリエステルやポリ
イミド樹脂のような合成樹脂フィルムや表面に導電性を
有しないようなアルミニウム薄板等も用いることができ
、合成樹脂フィルムの場合には、蒸着やスパッタリング
、無電解メッキ等によりその表面に導電性を付与せしめ
れば良く、またアルミニウム薄板の場合には、その表面
に亜鉛等による置換反応で導電性を持たせれば良い。
特にこのような合成樹脂やアルミニウム薄板の場合には
材質自体が柔軟性や展性、延性に冨むため、フィンガ4
のプレス加工時の加工圧のばらつきを吸収させることが
でき、バンプ部分の寸法管理を容易にすることができる
〔発明の効果〕
以上のように本発明の製造方法によれば、リードフレー
ム本体は電鋳により成形されるので、幅の狭い多数のフ
ィンガを有するものであっても、精度よく製造すること
ができ、エツチング法などに比べ製造コストは低く抑え
ることができる。
また、フィンガ先端のバンプを折曲加工するのに基板と
ともになされるから、幅の小さい径の細いフィンガであ
っても十分にプレス加工が可能であり、製造が容易とな
る。
【図面の簡単な説明】
第1図は本発明実施例におけるリードフレームの製造工
程を示す図、第2図は本発明によって製造したリードフ
レームのフィンガ部を拡大して示す斜視図、第3図はリ
ードフレームを用いて半導体チップを配線基板に取り付
けた状態を示す図、第4図は一般的なリードフレームの
平面図である。 1・・・半導体チップ、1a・・・電極、2・・・タブ
、4・・・フィンガ、4b・・・バンプ、7・・・リー
ドフレーム、8・・・金属基板、8a・・・非レジスト
部。 第1図 θ 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 半導体チップの電極と接続されるフィンガを導電性金属
    箔にて形成したリードフレームの製造方法であつて、少
    なくとも表面に導電性を付与した基板に所望パターンの
    レジスト層を形成し、非レジスト部に金属を電鋳により
    積層してフィンガを形成する工程と、金属層を積層した
    基板をプレス成形してフィンガの先端部にバンプを形成
    する工程と、基板より金属層を剥離する工程とからなる
    半導体装置のリードフレーム製造方法。
JP60074300A 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法 Expired - Lifetime JPH0719865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60074300A JPH0719865B2 (ja) 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074300A JPH0719865B2 (ja) 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4117984A Division JP2528766B2 (ja) 1992-04-10 1992-04-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS61234061A true JPS61234061A (ja) 1986-10-18
JPH0719865B2 JPH0719865B2 (ja) 1995-03-06

Family

ID=13543141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074300A Expired - Lifetime JPH0719865B2 (ja) 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法

Country Status (1)

Country Link
JP (1) JPH0719865B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH07307425A (ja) * 1994-08-22 1995-11-21 Kyushu Hitachi Maxell Ltd 電鋳方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114353A (ja) * 1974-02-20 1975-09-08
JPS55110051A (en) * 1979-02-15 1980-08-25 Nec Corp Lead frame and semiconductor device
JPS57171681A (en) * 1981-04-17 1982-10-22 Toshiba Corp Lead frame and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114353A (ja) * 1974-02-20 1975-09-08
JPS55110051A (en) * 1979-02-15 1980-08-25 Nec Corp Lead frame and semiconductor device
JPS57171681A (en) * 1981-04-17 1982-10-22 Toshiba Corp Lead frame and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH07307425A (ja) * 1994-08-22 1995-11-21 Kyushu Hitachi Maxell Ltd 電鋳方法

Also Published As

Publication number Publication date
JPH0719865B2 (ja) 1995-03-06

Similar Documents

Publication Publication Date Title
KR20040028799A (ko) 반도체 패키지의 제조법 및 반도체 패키지
CN111385970B (zh) 电路板结构及其制造方法
JP2005187921A (ja) 電鋳用基板及びその製造方法、並びにメッキ層の製造方法
JP2532075B2 (ja) バンプ付きフイルムキヤリアの製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH0719865B2 (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2549277B2 (ja) 半導体装置
JPH0656872B2 (ja) 半導体装置のリ−ドフレ−ム
JP2528766B2 (ja) 半導体装置
JP2509882B2 (ja) 半導体装置の製造方法
JP4113091B2 (ja) 接続装置の製造方法
JPH0564853B2 (ja)
JPH0564855B2 (ja)
JPS61208858A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH05308092A (ja) 半導体装置
JP3858396B2 (ja) 半導体装置の製造方法
JP2985584B2 (ja) 折曲実装型tab用フィルムキャリア及びその製造方法
JP2528765B2 (ja) 半導体装置のリ―ドフレ―ム
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
KR100337453B1 (ko) 써킷테이프를 이용한 반도체패키지의 제조방법
JPH0766954B2 (ja) 半導体装置
JP2003060323A (ja) 突出端子を有する可撓性回路基板
JPS61234062A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JPH04216660A (ja) 半導体素子用リードフレーム