JPS61234060A - 半導体装置のリ−ドフレ−ム製造方法 - Google Patents
半導体装置のリ−ドフレ−ム製造方法Info
- Publication number
- JPS61234060A JPS61234060A JP60074299A JP7429985A JPS61234060A JP S61234060 A JPS61234060 A JP S61234060A JP 60074299 A JP60074299 A JP 60074299A JP 7429985 A JP7429985 A JP 7429985A JP S61234060 A JPS61234060 A JP S61234060A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- finger
- substrate
- electroforming
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/042—Etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/451—Multilayered leadframes
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はＩＣ，ＬＳＩ等の半導体チップを固定するのに
用いるリードフレームの製造方法に関する。 〔背景技術〕 従来より半導体チップを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属製のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによっ
て形成されており、その形状は第３図に示すように、半
導体チップ１を取り付ける矩形のタブ２をその４隅にお
いて支持するタブリード３と、タブ２の周縁に内端を臨
ませる複数のフィンガ４と、これらフィンガ４及びタブ
リード３の外端を支持する枠部５と、枠部５の両側縁に
沿って定間隔に設けられたスプロケット孔６とからなっ
ている。 このようなリードフレーム７を用いて半導体装置を組立
てるには、まずタブ２上に半導体チップ１を取り付けた
後、半導体チップ１の各電極とこれに対応するフィンガ
４の内端をワイヤあるいはワイヤを用いず直接に接続し
、その後矩形枠部５の内側領域を合成樹脂でモールドし
半導体チップ１を被覆し、次いで枠部５を切除して半導
体装置を得るのである。 ところで、リードフレーム７のフィンガ４の先端は第４
図に示すように半導体チップｌの電極１ａに半田その他
の手段を用いて接続されるのであるが、一般に電極１ａ
はミリコンｌｂ上に薄膜状に形成されたアルミニウムパ
ッドからなり、周囲の保護膜ＩＣより凹んだ位置にある
。そこでフィンガ４の先端部には電極１ａと接続を容易
にするためバンブ４ａが形成されるのであるが、近年に
おいて多数ピンの半導体装置が望まれてくると、フィン
ガ数は同様に増加し、フィンガ４の幅も極めて細いもの
となるため、上記バンブの形成が困難となってきている
。 〔発明の目的〕 本発明は上記の点に鑑みてなされたもので、多数のバン
ブ付フィンガを備えたリードフレームを容易に成形でき
るリードフレームの製造方法の提供を目的としている。 〔発明の概要〕 上記目的を達成するための手段として、本発明は、半導
体チップの電極と接続されるフィンガを導電性金属薄板
にて形成したリードフレームの製造方法であって、少な
くとも表面に導電性を有する金属基板に所望パターンの
レジスト層を形成する工程と、この基板をプレス成形し
てフィンガ基部の先方に起立部を介してフィンガ基部と
略平行な先端部が形成される所望のフィンガ形状を得る
ためのプレス工程と、このプレス成形の後に電鋳により
金属層を形成する工程と、電鋳により形成されたリード
フレームを基板より剥離する工程とからなり、電鋳され
たリードフレームを基板より除去した状態そのままで、
フィンガ先端にバンブ形状が得られるようにしたことを
特徴としている。 〔実施例〕 第１図は本発明の実施例におけるリードフレームの成形
工程を示す図である。 まず第１図（ａ）の如くステンレス等の導電性金属から
なる基板８上に所望パターンのレジスト層９を形成する
。このレジスト層９はリードフレーム７を形成しない位
置にのみ積層されるものであって・非レジスト部８ａの
形状は所望パターンのリードフレーム形状である。
次にこの基板８上に、レジストがアルカリ現像タイプで
はカセイソーダを、溶剤タイプの場合は塩化メチレン等
の溶剤を用いて剥離処理を行う。 その後この基板８上に電鋳により銅、ニッケル、金等の
金属を積層させる。これにより（ｂ）図の如くレジスト
層９を除く非レジスト部８ａ上にのみ金属層１０が形状
される。 このようにして一枚の板状に成形された基板８及び金属
層の積層体の一部をプレス成形により（Ｃ）図の如く、
金属層側に突出するように折曲加工する。この成形部分
はリードフレーム７の中央部に位置するタブ２及びフィ
ンガ４先端部であって、（Ｃ）図ではタブ２に向かって
対向して延出する一対のフィンガ４を示しており、フィ
ンガ４は平坦なフィンガ基部４ｂ、基部４ｂより上方へ
延びる起立部４ ｃ ｓ及び起立部４ｃから基部４ｂと
略平行に延びる先端部４ｄとをそれぞれ備えている。な
おタブ２は特に必要としない。 次いで、上記の如く変形された積層体の金属層１０上に
再び電鋳を施し、（ｄ）図の如き銅、ニッケル等の第２
の金属層１１を積層する。この電鋳加工においては、平
坦な基部４ｂ、先端部４ｄに対して起立部４Ｃは傾斜し
た位置にあるため、電鋳による金属層１１は起立部４Ｃ
ではその成長速度が遅い。 また、フィンガ４の先端部４ｄは細い頚部によって起立
部４Ｃに連結されているため、電流密度が大きくなり、
金属はこの部分でより成長する。従って、図からもわか
るように起立部４ｃの肉厚ｔ２は基部４ｂの肉厚ｔ、よ
り小さく最小で、先端部４ｄの肉厚ｔ３は最大（ｔコ＞
１．＞１．）となる。 更に（８１図に示すように、フィンガ４の先端部４ｄに
は金、すず、半田の如き材料からなる接点材１２が塗布
される。この接点材１２は半導体チップ１の電極１ａと
の接続をより良好にするためのもので、特に必要としな
いがレジスト層１３により他の部分を被覆した状態でフ
ィンガ４の先端部４ｄ上面に塗布もしくはメッキを施せ
ばよい。 最後に積層体から基板８のみを剥離すれば、（ｆ）図に
示す如きフィンガ４をもつリードフレーム７が得られる
。得られたフィンガ４の先端部４ｄはその突出方向に厚
みをもつバンプ４ａを構成し、薄肉の起立部４ｃによっ
て適度な可撓性を与えられることになる。 特に起立部４ｃの肉厚１．を小さくすることにより、半
導体チップとの接合時の加工力を緩和させて基部４ｂの
変形、横ずれを防止することができ、この部分をバッフ
ァ領域として使用できる。 このバッファ領域は、先端部４を作るときのプレス加工
によって同時に得られるので、特別な加工を必要とせず
、加工の簡素化が図れる。 第２図は本発明の変形例を示す製造工程説明図である。 即ち、（ａ）図に示すように、まずはじめに基板８上に
レジスト層９を形成した状態で第一次の電鋳加工を行う
点は第１図の実施例と同様である。但し、基板８の非レ
ジスト部８ａ上には予め金、すす、半田等の接触材１２
を塗布もしくはメッキを施しておく。 次にＣｂ１図に示すように積層体全体にプレス加工を施
し、基板８を突出するようにフィンガ相当部分を折り曲
げる。折り曲げ形状は第１図の実施例と同様に基部４ｂ
、起立部４ｃ、先端部４ｄから構成されるものであるが
、先端部４ｄの下面には同時にバンプ４ａをプレスによ
り形成する。 次いで金属層１０上に第二次の電鋳加工を施し、（Ｃ）
図の如き第２の金属層１１を金属層ｌＯ上に形成する。 この際前述したように先端部４ｄ、基部４ｂ、起立部４
ｃの順でその肉厚は大きく形成される。 最後に基板８を剥離すれば（ｄ）図の如き形状のフィン
ガ４を有するリードフレーム７が得られる。 特にこの場合には、フィンガ４の、半導体チップと接合
する側が、基板８のプレス形状及び寸法そのままとなる
ため、プレス精度に応じてフィンガ４の精度を向上させ
ることができ、より一層多ピン化に対応できる。 なお上記実施例では、−次及び二次電鋳による二層金属
層を一体として用いたが、−次電鋳と二次電鋳との間に
剥離処理を行い二次電鋳金属層だけを用いてリードフレ
ームを得ることもでき、この時は一次電鋳金属材は例え
ば銅のような二次電鋳材のニッケルと比較して安価な材
質を使用できる。 また、レジスト層９を形成しただけの基板８をまず所望
形状にプレス加工し、その後−次電鋳、もしくは−次電
鋳と二次電鋳をし、基板８からこの電鋳による金属層を
剥離してそのままリードフレームとすることも可能であ
る。 〔発明の効果〕 本発明は以上の通りであり、フィンガを含むリードフレ
ームは基本的に電鋳によって形成されるから、プレス成
形によって打ち抜き成形するのが困難な多数フィンガを
もつリードフレームであっても、エツチング等の高価な
製造方法を用いることなく容易に成形することができる
とともに、フィンガ先端のバンプ及びバンプを支持する
可撓性を有する起立片を第二次の電鋳により同時にかつ
容易に成形することができるものである。
用いるリードフレームの製造方法に関する。 〔背景技術〕 従来より半導体チップを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属製のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによっ
て形成されており、その形状は第３図に示すように、半
導体チップ１を取り付ける矩形のタブ２をその４隅にお
いて支持するタブリード３と、タブ２の周縁に内端を臨
ませる複数のフィンガ４と、これらフィンガ４及びタブ
リード３の外端を支持する枠部５と、枠部５の両側縁に
沿って定間隔に設けられたスプロケット孔６とからなっ
ている。 このようなリードフレーム７を用いて半導体装置を組立
てるには、まずタブ２上に半導体チップ１を取り付けた
後、半導体チップ１の各電極とこれに対応するフィンガ
４の内端をワイヤあるいはワイヤを用いず直接に接続し
、その後矩形枠部５の内側領域を合成樹脂でモールドし
半導体チップ１を被覆し、次いで枠部５を切除して半導
体装置を得るのである。 ところで、リードフレーム７のフィンガ４の先端は第４
図に示すように半導体チップｌの電極１ａに半田その他
の手段を用いて接続されるのであるが、一般に電極１ａ
はミリコンｌｂ上に薄膜状に形成されたアルミニウムパ
ッドからなり、周囲の保護膜ＩＣより凹んだ位置にある
。そこでフィンガ４の先端部には電極１ａと接続を容易
にするためバンブ４ａが形成されるのであるが、近年に
おいて多数ピンの半導体装置が望まれてくると、フィン
ガ数は同様に増加し、フィンガ４の幅も極めて細いもの
となるため、上記バンブの形成が困難となってきている
。 〔発明の目的〕 本発明は上記の点に鑑みてなされたもので、多数のバン
ブ付フィンガを備えたリードフレームを容易に成形でき
るリードフレームの製造方法の提供を目的としている。 〔発明の概要〕 上記目的を達成するための手段として、本発明は、半導
体チップの電極と接続されるフィンガを導電性金属薄板
にて形成したリードフレームの製造方法であって、少な
くとも表面に導電性を有する金属基板に所望パターンの
レジスト層を形成する工程と、この基板をプレス成形し
てフィンガ基部の先方に起立部を介してフィンガ基部と
略平行な先端部が形成される所望のフィンガ形状を得る
ためのプレス工程と、このプレス成形の後に電鋳により
金属層を形成する工程と、電鋳により形成されたリード
フレームを基板より剥離する工程とからなり、電鋳され
たリードフレームを基板より除去した状態そのままで、
フィンガ先端にバンブ形状が得られるようにしたことを
特徴としている。 〔実施例〕 第１図は本発明の実施例におけるリードフレームの成形
工程を示す図である。 まず第１図（ａ）の如くステンレス等の導電性金属から
なる基板８上に所望パターンのレジスト層９を形成する
。このレジスト層９はリードフレーム７を形成しない位
置にのみ積層されるものであって・非レジスト部８ａの
形状は所望パターンのリードフレーム形状である。
次にこの基板８上に、レジストがアルカリ現像タイプで
はカセイソーダを、溶剤タイプの場合は塩化メチレン等
の溶剤を用いて剥離処理を行う。 その後この基板８上に電鋳により銅、ニッケル、金等の
金属を積層させる。これにより（ｂ）図の如くレジスト
層９を除く非レジスト部８ａ上にのみ金属層１０が形状
される。 このようにして一枚の板状に成形された基板８及び金属
層の積層体の一部をプレス成形により（Ｃ）図の如く、
金属層側に突出するように折曲加工する。この成形部分
はリードフレーム７の中央部に位置するタブ２及びフィ
ンガ４先端部であって、（Ｃ）図ではタブ２に向かって
対向して延出する一対のフィンガ４を示しており、フィ
ンガ４は平坦なフィンガ基部４ｂ、基部４ｂより上方へ
延びる起立部４ ｃ ｓ及び起立部４ｃから基部４ｂと
略平行に延びる先端部４ｄとをそれぞれ備えている。な
おタブ２は特に必要としない。 次いで、上記の如く変形された積層体の金属層１０上に
再び電鋳を施し、（ｄ）図の如き銅、ニッケル等の第２
の金属層１１を積層する。この電鋳加工においては、平
坦な基部４ｂ、先端部４ｄに対して起立部４Ｃは傾斜し
た位置にあるため、電鋳による金属層１１は起立部４Ｃ
ではその成長速度が遅い。 また、フィンガ４の先端部４ｄは細い頚部によって起立
部４Ｃに連結されているため、電流密度が大きくなり、
金属はこの部分でより成長する。従って、図からもわか
るように起立部４ｃの肉厚ｔ２は基部４ｂの肉厚ｔ、よ
り小さく最小で、先端部４ｄの肉厚ｔ３は最大（ｔコ＞
１．＞１．）となる。 更に（８１図に示すように、フィンガ４の先端部４ｄに
は金、すず、半田の如き材料からなる接点材１２が塗布
される。この接点材１２は半導体チップ１の電極１ａと
の接続をより良好にするためのもので、特に必要としな
いがレジスト層１３により他の部分を被覆した状態でフ
ィンガ４の先端部４ｄ上面に塗布もしくはメッキを施せ
ばよい。 最後に積層体から基板８のみを剥離すれば、（ｆ）図に
示す如きフィンガ４をもつリードフレーム７が得られる
。得られたフィンガ４の先端部４ｄはその突出方向に厚
みをもつバンプ４ａを構成し、薄肉の起立部４ｃによっ
て適度な可撓性を与えられることになる。 特に起立部４ｃの肉厚１．を小さくすることにより、半
導体チップとの接合時の加工力を緩和させて基部４ｂの
変形、横ずれを防止することができ、この部分をバッフ
ァ領域として使用できる。 このバッファ領域は、先端部４を作るときのプレス加工
によって同時に得られるので、特別な加工を必要とせず
、加工の簡素化が図れる。 第２図は本発明の変形例を示す製造工程説明図である。 即ち、（ａ）図に示すように、まずはじめに基板８上に
レジスト層９を形成した状態で第一次の電鋳加工を行う
点は第１図の実施例と同様である。但し、基板８の非レ
ジスト部８ａ上には予め金、すす、半田等の接触材１２
を塗布もしくはメッキを施しておく。 次にＣｂ１図に示すように積層体全体にプレス加工を施
し、基板８を突出するようにフィンガ相当部分を折り曲
げる。折り曲げ形状は第１図の実施例と同様に基部４ｂ
、起立部４ｃ、先端部４ｄから構成されるものであるが
、先端部４ｄの下面には同時にバンプ４ａをプレスによ
り形成する。 次いで金属層１０上に第二次の電鋳加工を施し、（Ｃ）
図の如き第２の金属層１１を金属層ｌＯ上に形成する。 この際前述したように先端部４ｄ、基部４ｂ、起立部４
ｃの順でその肉厚は大きく形成される。 最後に基板８を剥離すれば（ｄ）図の如き形状のフィン
ガ４を有するリードフレーム７が得られる。 特にこの場合には、フィンガ４の、半導体チップと接合
する側が、基板８のプレス形状及び寸法そのままとなる
ため、プレス精度に応じてフィンガ４の精度を向上させ
ることができ、より一層多ピン化に対応できる。 なお上記実施例では、−次及び二次電鋳による二層金属
層を一体として用いたが、−次電鋳と二次電鋳との間に
剥離処理を行い二次電鋳金属層だけを用いてリードフレ
ームを得ることもでき、この時は一次電鋳金属材は例え
ば銅のような二次電鋳材のニッケルと比較して安価な材
質を使用できる。 また、レジスト層９を形成しただけの基板８をまず所望
形状にプレス加工し、その後−次電鋳、もしくは−次電
鋳と二次電鋳をし、基板８からこの電鋳による金属層を
剥離してそのままリードフレームとすることも可能であ
る。 〔発明の効果〕 本発明は以上の通りであり、フィンガを含むリードフレ
ームは基本的に電鋳によって形成されるから、プレス成
形によって打ち抜き成形するのが困難な多数フィンガを
もつリードフレームであっても、エツチング等の高価な
製造方法を用いることなく容易に成形することができる
とともに、フィンガ先端のバンプ及びバンプを支持する
可撓性を有する起立片を第二次の電鋳により同時にかつ
容易に成形することができるものである。
第１図は本発明の実施例におけるリードフレームの製造
工程を説明する図、第２図は本発明の他の実施例におけ
るリードフレームの製造工程を説明する図、第３図は本
発明を用いる一般的なリードフレームの平面図、第４図
はフィンガ先端のバンプと半導体チップの電極との関係
を示す断面図である。 ｌ・・・半導体チップ、ｌａ・・・電極、２・・・タブ
、４・・・フィンガ、４ａ・・・バンプ、４ｂ・・・フ
ィンガ基部、４ｃ・・・起立部、４ｄ・・・フィンガ先
端部、７・・・リードフレーム、８・・・基板、８ａ・
・・非レジスト部、９・・・レジスト層、１０・・・金
属層、１１・・・金属層。 Ｌ Ｆ、’、、：：ｆ、’ 、、ｒ 第１図 第２図
工程を説明する図、第２図は本発明の他の実施例におけ
るリードフレームの製造工程を説明する図、第３図は本
発明を用いる一般的なリードフレームの平面図、第４図
はフィンガ先端のバンプと半導体チップの電極との関係
を示す断面図である。 ｌ・・・半導体チップ、ｌａ・・・電極、２・・・タブ
、４・・・フィンガ、４ａ・・・バンプ、４ｂ・・・フ
ィンガ基部、４ｃ・・・起立部、４ｄ・・・フィンガ先
端部、７・・・リードフレーム、８・・・基板、８ａ・
・・非レジスト部、９・・・レジスト層、１０・・・金
属層、１１・・・金属層。 Ｌ Ｆ、’、、：：ｆ、’ 、、ｒ 第１図 第２図
Claims (1)
- 半導体チップの電極と接続されるフィンガを導電性金
属薄板にて形成したリードフレームの製造方法であつて
、少なくとも表面に導電性を有する金属基板に所望パタ
ーンのレジスト層を形成する工程と、この基板をプレス
成形してフィンガ基部の先方に起立部を介してフィンガ
基部と略平行な先端部が形成される所望のフィンガ形状
を得るためのプレス工程と、このプレス成形の後に電鋳
により金属層を形成する工程と、電鋳により形成された
リードフレームを基板より剥離する工程とからなる半導
体装置のリードフレーム製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074299A JPH0722191B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074299A JPH0722191B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4117983A Division JPH07106481A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234060A true JPS61234060A (ja) | 1986-10-18 |
| JPH0722191B2 JPH0722191B2 (ja) | 1995-03-08 |
Family
ID=13543112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074299A Expired - Lifetime JPH0722191B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722191B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004053975A1 (en) * | 2002-12-12 | 2004-06-24 | Graphion Technologies Usa, Llc | Chip-on-film and its methods of manufacturing by electro-forming |
| WO2004053972A1 (en) * | 2002-12-10 | 2004-06-24 | Graphion Technologies Usa Llc | Lead frame and the same manufacturing method using electroforming |
| JP2011216921A (ja) * | 2002-12-27 | 2011-10-27 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013058816A (ja) * | 2012-12-28 | 2013-03-28 | Hitachi Maxell Ltd | 半導体装置用の中間部品および半導体装置用の中間部品の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462128A (en) * | 1977-10-26 | 1979-05-18 | Hamasawa Kogyo Kk | Peeling of electroforming exterior blade |
| JPS55110051A (en) * | 1979-02-15 | 1980-08-25 | Nec Corp | Lead frame and semiconductor device |
| JPS57171681A (en) * | 1981-04-17 | 1982-10-22 | Toshiba Corp | Lead frame and its manufacture |
-
1985
- 1985-04-10 JP JP60074299A patent/JPH0722191B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462128A (en) * | 1977-10-26 | 1979-05-18 | Hamasawa Kogyo Kk | Peeling of electroforming exterior blade |
| JPS55110051A (en) * | 1979-02-15 | 1980-08-25 | Nec Corp | Lead frame and semiconductor device |
| JPS57171681A (en) * | 1981-04-17 | 1982-10-22 | Toshiba Corp | Lead frame and its manufacture |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004053972A1 (en) * | 2002-12-10 | 2004-06-24 | Graphion Technologies Usa Llc | Lead frame and the same manufacturing method using electroforming |
| WO2004053975A1 (en) * | 2002-12-12 | 2004-06-24 | Graphion Technologies Usa, Llc | Chip-on-film and its methods of manufacturing by electro-forming |
| JP2011216921A (ja) * | 2002-12-27 | 2011-10-27 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013058816A (ja) * | 2012-12-28 | 2013-03-28 | Hitachi Maxell Ltd | 半導体装置用の中間部品および半導体装置用の中間部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722191B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010070117A (ko) | 반도체 장치와 이를 제조하는 방법 및 캐리어 기판과 이를제조하는 방법 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JPS61234060A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JP2549277B2 (ja) | 半導体装置 | |
| JP2509882B2 (ja) | 半導体装置の製造方法 | |
| JP2528765B2 (ja) | 半導体装置のリ―ドフレ―ム | |
| JPS59143352A (ja) | バンプ付フイルムキヤリヤとその製造方法 | |
| JPH0656872B2 (ja) | 半導体装置のリ−ドフレ−ム | |
| JPS61234061A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPH1167838A (ja) | バンプ付電子部品の製造方法 | |
| JPH05308092A (ja) | 半導体装置 | |
| JPH0564854B2 (ja) | ||
| JPS6386458A (ja) | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ | |
| JPH05267546A (ja) | 半導体装置 | |
| JPH04127546A (ja) | 半導体装置の製造方法 | |
| JP2567866B2 (ja) | 半導体装置 | |
| JPH02122641A (ja) | フィルムキャリアの製造方法 | |
| JPH0564855B2 (ja) | ||
| JPH07106481A (ja) | 半導体装置 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPS63232354A (ja) | 半導体装置の製造方法 | |
| JPH0766954B2 (ja) | 半導体装置 | |
| JPS61234062A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPS6352469B2 (ja) |