JPS61234570A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS61234570A JPS61234570A JP60077678A JP7767885A JPS61234570A JP S61234570 A JPS61234570 A JP S61234570A JP 60077678 A JP60077678 A JP 60077678A JP 7767885 A JP7767885 A JP 7767885A JP S61234570 A JPS61234570 A JP S61234570A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- source
- drain
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電界効果トランジスタに関し、特にヘテロ接
合面に形成される２次元電子雲層を、チャネル領域とし
て用いる電界効果トランジスタの改良に係るものである
。
合面に形成される２次元電子雲層を、チャネル領域とし
て用いる電界効果トランジスタの改良に係るものである
。
従来例によるこの種の電界効果トランジスタの構成を第
２ｒＥＪに示しである。すなわち、この第２図において
、符号ｌは半絶縁性ＧａＡＳ基板、２はこの半絶縁性Ｇ
ａＡｓ基板！上に形成されるノンドープＧａＡｓ層（第
１の半導体層）、３はにこのノンドープＧａＡｓ層２上
に形成されるｎ型Ａ立−ＧａＡｓ層（第２の半導体層）
であり、これらのノンドープＧａＡｓ層２とｎ型Ａｎ−
ＧａＡｓ層３とはへテロ接合を形成していて、その接合
面に２次元電子雲層４が形成されている。また５は前記
ｎ型りｎ−ＧａＡｓ層３上に形成されるｎ型ＧａＡｓ層
、６および７はこのｎ型ＧａＡｓ層５上のソース電極お
よびドレイン電極、８は前記ｎ型Ａ交−ＧａＡｓ層３上
のゲート電極であつて、こ−では前記２次元電子雲層４
がチャネル領域となっている。
２ｒＥＪに示しである。すなわち、この第２図において
、符号ｌは半絶縁性ＧａＡＳ基板、２はこの半絶縁性Ｇ
ａＡｓ基板！上に形成されるノンドープＧａＡｓ層（第
１の半導体層）、３はにこのノンドープＧａＡｓ層２上
に形成されるｎ型Ａ立−ＧａＡｓ層（第２の半導体層）
であり、これらのノンドープＧａＡｓ層２とｎ型Ａｎ−
ＧａＡｓ層３とはへテロ接合を形成していて、その接合
面に２次元電子雲層４が形成されている。また５は前記
ｎ型りｎ−ＧａＡｓ層３上に形成されるｎ型ＧａＡｓ層
、６および７はこのｎ型ＧａＡｓ層５上のソース電極お
よびドレイン電極、８は前記ｎ型Ａ交−ＧａＡｓ層３上
のゲート電極であつて、こ−では前記２次元電子雲層４
がチャネル領域となっている。
しかしながら、前記従来例による素子構成においては、
２次元電子雲層がこの電界効果トランジスタのチャネル
領域となっているために、同チャネル領域と、ソース電
極およびドレイン電極との間に良好なオーミック接合を
形成することが困難であって、このチャネル領域とソー
ス電極、ドレイン電極間に生ずる接触抵抗により、この
素子の高速性が阻害されるなどの問題点があった。
２次元電子雲層がこの電界効果トランジスタのチャネル
領域となっているために、同チャネル領域と、ソース電
極およびドレイン電極との間に良好なオーミック接合を
形成することが困難であって、このチャネル領域とソー
ス電極、ドレイン電極間に生ずる接触抵抗により、この
素子の高速性が阻害されるなどの問題点があった。
この発明は従来例構成でのこのような欠点を改善しよう
とするもので、２次元電子雲層からなるチャネル領域と
、ソース電極およびドレイン電極との間に、良好なオー
ミック接合を形成し得る電界効果トランジスタの提供を
目的とする。
とするもので、２次元電子雲層からなるチャネル領域と
、ソース電極およびドレイン電極との間に、良好なオー
ミック接合を形成し得る電界効果トランジスタの提供を
目的とする。
〔問題点を解決するための手段〕
前記目的を達成するために、この発明に係る電界効果ト
ランジスタは、ノンドープＧａＡｓ層内にあって、ｎ”
ＧａＡｓ層などの高濃度不純物領域によるソース領域お
よびドレイン領域を選択的に形成させたものである。
ランジスタは、ノンドープＧａＡｓ層内にあって、ｎ”
ＧａＡｓ層などの高濃度不純物領域によるソース領域お
よびドレイン領域を選択的に形成させたものである。
従って、この発明の場合、ｎ′″ＧａＡｓ層からなるソ
ース領域およびドレイン領域は、２次元電子雲層による
チャネル領域の側部に接して形成されるために、このチ
ャネル領域に対して良好にオーミック接合されることに
なり、これらのチャネル領域とソース、ドレイン領域間
の接触抵抗を低減し得るのである。
ース領域およびドレイン領域は、２次元電子雲層による
チャネル領域の側部に接して形成されるために、このチ
ャネル領域に対して良好にオーミック接合されることに
なり、これらのチャネル領域とソース、ドレイン領域間
の接触抵抗を低減し得るのである。
以下、この発明に係る電界効果トランジスタの一実施例
につき、第１図を参照して詳細に説明する。
につき、第１図を参照して詳細に説明する。
第１図はこの実施例を適用した電界効果トランジスタの
概要構成を示す断面図であり、この第１図実施例におい
て、前記第２図従来例と同一符号は同一または相当部分
を示している。
概要構成を示す断面図であり、この第１図実施例におい
て、前記第２図従来例と同一符号は同一または相当部分
を示している。
この実施例においては、前記ノンドープＧａＡｓ層２内
にあって、それぞれ高濃度不純物層、ご覧ではｎ”Ｇａ
Ａｓ層からなるソース領域９およびドレイン領域ｌＯを
選択的に形成させ、かつこれらのソース領域８およびド
レイン領域１０に、前記各層３，５を通してソース電極
Ｂおよびドレイン電極７を接続させて、これらのソース
領域８およびドレイン領域１０が２次元電子雲層４によ
るチャネル領域の側部に接するようにしたものである。
にあって、それぞれ高濃度不純物層、ご覧ではｎ”Ｇａ
Ａｓ層からなるソース領域９およびドレイン領域ｌＯを
選択的に形成させ、かつこれらのソース領域８およびド
レイン領域１０に、前記各層３，５を通してソース電極
Ｂおよびドレイン電極７を接続させて、これらのソース
領域８およびドレイン領域１０が２次元電子雲層４によ
るチャネル領域の側部に接するようにしたものである。
従って、この実施例構成では、ノンドープＧａＡｓ層２
内にあって、２次元電子雲層４によるチャネル領域の側
部に接するように、ｎ”ＧａＡｓ層からなるソース領域
９およびドレイン領域１０を形成させであるため、これ
らのソース、ドレインの各領域９゜１０が、２次元電子
雲層４によるチャネル領域に対し良好にオーミック接合
されて、その相互間の接触抵抗を効果的に低減し得るの
である。
内にあって、２次元電子雲層４によるチャネル領域の側
部に接するように、ｎ”ＧａＡｓ層からなるソース領域
９およびドレイン領域１０を形成させであるため、これ
らのソース、ドレインの各領域９゜１０が、２次元電子
雲層４によるチャネル領域に対し良好にオーミック接合
されて、その相互間の接触抵抗を効果的に低減し得るの
である。
なお、前記実施例構成において、ゲート電極の金属とし
ては、通常の半導体素子でのように、ＡｕあるいはＡｎ
を用いてよいことは勿論であるが、その他にもＴｉ、Ｗ
、Ｎｏなどの高融点金属、あるいはそのシリサイド、も
しくは必要に応じて金属以外のＧａＡｓ 、Ａ ｌ −
ＧａＡｓなどの半導体薄膜などをも用いることができる
。なおまた、前記ｎ型Ａ９．−ＧａＡｓ層３上のｎ型Ｇ
ａＡｓ層５は省略してもよい。
ては、通常の半導体素子でのように、ＡｕあるいはＡｎ
を用いてよいことは勿論であるが、その他にもＴｉ、Ｗ
、Ｎｏなどの高融点金属、あるいはそのシリサイド、も
しくは必要に応じて金属以外のＧａＡｓ 、Ａ ｌ −
ＧａＡｓなどの半導体薄膜などをも用いることができる
。なおまた、前記ｎ型Ａ９．−ＧａＡｓ層３上のｎ型Ｇ
ａＡｓ層５は省略してもよい。
以上詳述したようにこの発明によれば、ノンドープＧａ
Ａｓ層（第１の半導体層）内にあって、２次元電子雲層
によるチャネル領域の側部に接するように、ｎ”ＧａＡ
ｓ層（高濃度不純物層）からなるソース領域およびドレ
イン領域を形成させたから、これらのソース領域とチャ
ネル領域、およびドレイン領域とチャネル領域間が、そ
れぞれに良好にオーミック接合されることになり、これ
ら相互間の接触抵抗を可及的に減少できて、この種の電
界効果トランジスタの特性、特に高速性を格段に向上さ
せ得るものである。
Ａｓ層（第１の半導体層）内にあって、２次元電子雲層
によるチャネル領域の側部に接するように、ｎ”ＧａＡ
ｓ層（高濃度不純物層）からなるソース領域およびドレ
イン領域を形成させたから、これらのソース領域とチャ
ネル領域、およびドレイン領域とチャネル領域間が、そ
れぞれに良好にオーミック接合されることになり、これ
ら相互間の接触抵抗を可及的に減少できて、この種の電
界効果トランジスタの特性、特に高速性を格段に向上さ
せ得るものである。
第１図はこの発明に係る電界効果トランジスタの一実施
例による概要構成を示す断面図であり、また第２図は同
上従来例による電界効果トランジスタの概要構成を示す
断面図である。 １・・・・半絶縁性のＧａＡｓ基板、２・・・・ノンド
ープＧａＡｓ層（第１半導体層） 、 ３−−−− ｎ
型Ａ、Ｑ −ＧａＡｓ層（第２半導体層）、４・・・・
２次元電子雲層、５・・・・ｎ型ＧａＡｓ層、８．７・
・・・ソース電極、ドレイン電極（高濃度不純物層）、
８・・・・ゲート電極、８・・・・ソース領域、ＬＯ・
・・・ドレイン匍域。 代理人 大 岩 増 雄 １に１図 １１！２図
例による概要構成を示す断面図であり、また第２図は同
上従来例による電界効果トランジスタの概要構成を示す
断面図である。 １・・・・半絶縁性のＧａＡｓ基板、２・・・・ノンド
ープＧａＡｓ層（第１半導体層） 、 ３−−−− ｎ
型Ａ、Ｑ −ＧａＡｓ層（第２半導体層）、４・・・・
２次元電子雲層、５・・・・ｎ型ＧａＡｓ層、８．７・
・・・ソース電極、ドレイン電極（高濃度不純物層）、
８・・・・ゲート電極、８・・・・ソース領域、ＬＯ・
・・・ドレイン匍域。 代理人 大 岩 増 雄 １に１図 １１！２図
Claims (4)
- （１）少なくとも、基板上に形成された第１の半導体層
、およびこの第１の半導体層上に形成された第２の半導
体層と、この第２の半導体層上に形成されたゲート電極
と、前記第１の半導体層内に選択的に形成された高濃度
不純物領域によるソース領域、およびドレイン領域と、
前記第１、第２の各半導体層の接合面に形成される２次
元電子雲層によるチャネル領域とを備えたことを特徴と
する電界効果トランジスタ。 - （２）ゲート電極が高融点金属である特許請求の範囲第
１項記載の電界効果トランジスタ。 - （３）ゲート電極が高融点金属のシリサイドである特許
請求の範囲第１項記載の電界効果トランジスタ。 - （４）ゲート電極が半導体である特許請求の範囲第１項
記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077678A JPS61234570A (ja) | 1985-04-10 | 1985-04-10 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077678A JPS61234570A (ja) | 1985-04-10 | 1985-04-10 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234570A true JPS61234570A (ja) | 1986-10-18 |
Family
ID=13640545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077678A Pending JPS61234570A (ja) | 1985-04-10 | 1985-04-10 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274255A (en) * | 1991-08-30 | 1993-12-28 | Houssaye Paul De | Structure for providing high resolution modulation of voltage potential in the vicinity of a surface |
-
1985
- 1985-04-10 JP JP60077678A patent/JPS61234570A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274255A (en) * | 1991-08-30 | 1993-12-28 | Houssaye Paul De | Structure for providing high resolution modulation of voltage potential in the vicinity of a surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61234570A (ja) | 電界効果トランジスタ | |
| JPS61234569A (ja) | 電界効果トランジスタ | |
| JPS61234568A (ja) | 電界効果トランジスタ | |
| JPH0964341A (ja) | 高電子移動度トランジスタ | |
| JPS62291181A (ja) | 電界効果型半導体装置 | |
| JPS61234571A (ja) | 電界効果トランジスタ | |
| JPH01202870A (ja) | 電界効果トランジスタ | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JP3005349B2 (ja) | 接合型電界効果トランジスタ | |
| JPS63302535A (ja) | ガリウム砒素集積回路 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6027172A (ja) | 電界効果トランジスタ装置 | |
| JPH01207979A (ja) | 化合物半導体装置 | |
| JPS584979A (ja) | 電界効果トランジスタ | |
| JP3338914B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH055181B2 (ja) | ||
| JPS6279673A (ja) | 電界効果トランジスタ | |
| JP2664174B2 (ja) | 電界効果トランジスタ | |
| JPS58162070A (ja) | 電界効果トランジスタ | |
| JPS61253869A (ja) | 半導体装置 | |
| JPH0372636A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6367787A (ja) | 電界効果トランジスタ | |
| JPS6365676A (ja) | 電界効果トランジスタ | |
| JPS60121773A (ja) | 半導体装置 | |
| JPS6088477A (ja) | 半導体装置の製造方法 |