JPH0372636A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH0372636A JPH0372636A JP29523388A JP29523388A JPH0372636A JP H0372636 A JPH0372636 A JP H0372636A JP 29523388 A JP29523388 A JP 29523388A JP 29523388 A JP29523388 A JP 29523388A JP H0372636 A JPH0372636 A JP H0372636A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- vgs
- hemt
- 2deg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ヘテロ接合電界効果トラノジスタ（以下Ｈ
Ｅ Ｍ Ｔと略す）の改良に関するものである。
Ｅ Ｍ Ｔと略す）の改良に関するものである。
第４図（よ従来のＨＥＭＴの断面構造図である。
この図で、１，２はオーム性接触のソース・ドしイノ電
極、３はショク１−キー接合のデー１・電極、４は半絶
縁性基板、５はノノドープのバッファ層、７は不純物を
ドープしていない電子親和力の大きい半導体よりなる電
子走行層、６はこの電子走行層７よりも電子親和力が小
さく、ｎ型にドープされた半導体よりなる電子供給層、
９ば前記電子供給層６よりバンドギヤ・ンブの小さいｎ
型にドープされたソース・ドレインのオーミックコノタ
クトを容易にするためのｎ＋コノククト層である。
極、３はショク１−キー接合のデー１・電極、４は半絶
縁性基板、５はノノドープのバッファ層、７は不純物を
ドープしていない電子親和力の大きい半導体よりなる電
子走行層、６はこの電子走行層７よりも電子親和力が小
さく、ｎ型にドープされた半導体よりなる電子供給層、
９ば前記電子供給層６よりバンドギヤ・ンブの小さいｎ
型にドープされたソース・ドレインのオーミックコノタ
クトを容易にするためのｎ＋コノククト層である。
ＨＥＭＴの動作は、電子供給層６と電子走行層７の界面
の電子走行層７側に蓄積される２次元電子ガス（以下２
ＤＥＣという）をキャリアとして行われる。２ＤＥＧ
は不純物のドープされていない電子走行Ｎ７に形成され
るため、不純物散乱の影響が少なく、シたがって、高い
移動度が得られる。このＨＥＭＴの高速性は高速素子や
高周波低雑音素子としてすてに利用されている。
の電子走行層７側に蓄積される２次元電子ガス（以下２
ＤＥＣという）をキャリアとして行われる。２ＤＥＧ
は不純物のドープされていない電子走行Ｎ７に形成され
るため、不純物散乱の影響が少なく、シたがって、高い
移動度が得られる。このＨＥＭＴの高速性は高速素子や
高周波低雑音素子としてすてに利用されている。
一方、ＨＥ Ｍ Ｔを高周波出力素子や高速論理ＩＣ用
素子として考えろ場合、これらの素子では、（２） すでに実用化されている小信号素子の場合と異なり、ゲ
ート電極３に正のバイアスが印加される場合がある。Ｈ
ＥＭＴではゲートバイアス（Ｖｇｓ）が正に印加され、
電子供給層６での伝導が開始されると、もはや２ＤＥＧ
の濃度（ｎＳ）は増加せず、キャリアの輸送特性の悪い
電子供給層６での伝導のみが増えるため、ＶｇＳ〉０で
はドレイン電流（Ｉｏ ）はほとんど増加せず〔第５図
（ａ）〕、したがって、コンダクタンス（ｇｍ）もｎｓ
が最大となるＶｇｓより正側で急激に減少する〔第５図
（ｂ）〕。一般に高出力ＦＥＴでは、Ｖｇｓ）０でゲー
ト電極３に順方向電流が流れないバイアスＶＦを与えた
時のＩｍが大きくとれることが高出力化に有効である。
素子として考えろ場合、これらの素子では、（２） すでに実用化されている小信号素子の場合と異なり、ゲ
ート電極３に正のバイアスが印加される場合がある。Ｈ
ＥＭＴではゲートバイアス（Ｖｇｓ）が正に印加され、
電子供給層６での伝導が開始されると、もはや２ＤＥＧ
の濃度（ｎＳ）は増加せず、キャリアの輸送特性の悪い
電子供給層６での伝導のみが増えるため、ＶｇＳ〉０で
はドレイン電流（Ｉｏ ）はほとんど増加せず〔第５図
（ａ）〕、したがって、コンダクタンス（ｇｍ）もｎｓ
が最大となるＶｇｓより正側で急激に減少する〔第５図
（ｂ）〕。一般に高出力ＦＥＴでは、Ｖｇｓ）０でゲー
ト電極３に順方向電流が流れないバイアスＶＦを与えた
時のＩｍが大きくとれることが高出力化に有効である。
また、ｖｇＳ〉０で高ｇｍが達成できることが、効率向
上や論理素子の駆動力を高める点から大切である。
上や論理素子の駆動力を高める点から大切である。
しかしながら、従来のＨＥＭＴは以上のように構成され
ているので、Ｖｇｓ）Ｏで、Ｉｏ、ｇｍの著しい劣化が
あり、Ｖｇｓ’）Ｏで大きなＩｍやｇｍがとれないため
、高出力化、高効率化や論理ＩＣ用素子としての駆動力
を高めることができなかった。
ているので、Ｖｇｓ）Ｏで、Ｉｏ、ｇｍの著しい劣化が
あり、Ｖｇｓ’）Ｏで大きなＩｍやｇｍがとれないため
、高出力化、高効率化や論理ＩＣ用素子としての駆動力
を高めることができなかった。
この発明Ｃよ、上記のような問題点を解消するためにな
されたもので、ＨＥＭＴの高速性をそこなう乙となく、
ＶｇＳ〉０でのＩｏ、ｇｍを改善したヘテロ接合電界効
果１−ラノジスタを得ることを目的とする。
されたもので、ＨＥＭＴの高速性をそこなう乙となく、
ＶｇＳ〉０でのＩｏ、ｇｍを改善したヘテロ接合電界効
果１−ラノジスタを得ることを目的とする。
乙の発明に係るｌ＼テロ接合電界効果トラノジスタは、
電子供給層を電子走行層の下に設け、電子走行層ζよ２
ＤＥＧの濃度を下げない程度に十分に薄いし、かつゲー
ト電極直下の電子走行層との間にＶ ｇ ｓ ＝ Ｏで
空乏化したｎ型の活性層を形成して構成したものである
。
電子供給層を電子走行層の下に設け、電子走行層ζよ２
ＤＥＧの濃度を下げない程度に十分に薄いし、かつゲー
ト電極直下の電子走行層との間にＶ ｇ ｓ ＝ Ｏで
空乏化したｎ型の活性層を形成して構成したものである
。
乙の発明によれば、Ｖｇｓ＞Ｏでは２ＤＥＧとｎ型の活
性層との伝導があるため、ＩＤ２ｇＩｒ＋の劣化がなく
、高出力、高効率化および高駆動力化が達成できる。
性層との伝導があるため、ＩＤ２ｇＩｒ＋の劣化がなく
、高出力、高効率化および高駆動力化が達成できる。
（３）
（４）
〔実施例〕
以下、乙の発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示すＨＥＭＴの断面図で
あり、第２図（ａ）、（ｂ）はＨＥ′ＭＴのＶ ｇ ｓ
−Ｉ ｏおよびＶ ｇ ｓ −ｇ ｍの特性を示す図
である。これらの図において、第４図、第５図（ａ）、
（ｂ）と同一符号は同じものを示し、８ば前記ゲート電
極Ｓｗｉ下の電子走行層７との間に設けたｎ型半導体よ
りなる活性層である。ただし、第１図の実施例では従来
例と異なり電子供給層６は電子走行層７の下にあり、電
子走行層７ば２ＤＥＧの濃度（ｎｓ）がＩ Ｘ １０−
”ｃ ｍ−”程度になる範囲で十分うずくし、かつ電子
走行層７の上にはＶｇｓ＝Ｏで、つまりゲートのシヲッ
トキ障壁で空乏化する程度の厚さで、電子の輸送特性の
優れた活性層８が形成されている。なお、第１図ではゲ
ート電極３直下のみ活性層８を薄いしたリセス構造を示
したが、必ずしもこれに限定する必要はない。
あり、第２図（ａ）、（ｂ）はＨＥ′ＭＴのＶ ｇ ｓ
−Ｉ ｏおよびＶ ｇ ｓ −ｇ ｍの特性を示す図
である。これらの図において、第４図、第５図（ａ）、
（ｂ）と同一符号は同じものを示し、８ば前記ゲート電
極Ｓｗｉ下の電子走行層７との間に設けたｎ型半導体よ
りなる活性層である。ただし、第１図の実施例では従来
例と異なり電子供給層６は電子走行層７の下にあり、電
子走行層７ば２ＤＥＧの濃度（ｎｓ）がＩ Ｘ １０−
”ｃ ｍ−”程度になる範囲で十分うずくし、かつ電子
走行層７の上にはＶｇｓ＝Ｏで、つまりゲートのシヲッ
トキ障壁で空乏化する程度の厚さで、電子の輸送特性の
優れた活性層８が形成されている。なお、第１図ではゲ
ート電極３直下のみ活性層８を薄いしたリセス構造を示
したが、必ずしもこれに限定する必要はない。
このような構造を有したＨＥＭＴでは、Ｖ ｇ ｓく０
において、電子供給層６と電子走行層７の界面の電子走
行層７側に蓄積した２次元電子ガス（２ＤＥＧ）がキャ
リアとして働くため、従来のＨＥＭＴ同様に優れた特性
を示す。一方、Ｖｇｓ〉０では従来のＨＥＭＴのように
キャリアの輸送特性の悪い電子供給層６の伝導が生じず
、輸送特性の優れた活性層８と２ＤＥＣでの伝送が生ず
る。
において、電子供給層６と電子走行層７の界面の電子走
行層７側に蓄積した２次元電子ガス（２ＤＥＧ）がキャ
リアとして働くため、従来のＨＥＭＴ同様に優れた特性
を示す。一方、Ｖｇｓ〉０では従来のＨＥＭＴのように
キャリアの輸送特性の悪い電子供給層６の伝導が生じず
、輸送特性の優れた活性層８と２ＤＥＣでの伝送が生ず
る。
つまり、ＶｇＳ＞Ｏでζよ２ＤＥＧによるＨＥＭＴ動作
と活性層８によるＭＥＳＦＥＴ動作が並行しておこる、
活性層８でのＭＥＳＦＥＴ動作は、電子の輸送特性が潰
れているだけでなく、動作中の空乏層の厚さが非常に薄
いため、 Ａｈ ｇｎｉ″］１ （ｈは空乏層厚み、ＡｈはＡ Ｖ ｇ ｓ変化させた時
の空乏層厚さの変化量）の関係よりわかるように高いｇ
ｍが達成できる。したがって、第２図（ａ）２（ｂ）に
示すようにＶｇＳ＞Ｏに示すようにＶｇｓ〉Ｏにおいて
も、Ｉｏ 、ｇｍの劣化【よなく、高いｇｍや大きなＩ
ｍが得られる。このため、高出力（５） （６） 素子としては、高出力化や高効率化が、また、論理ＩＣ
用素子としては高駆動力化が達成できる。
と活性層８によるＭＥＳＦＥＴ動作が並行しておこる、
活性層８でのＭＥＳＦＥＴ動作は、電子の輸送特性が潰
れているだけでなく、動作中の空乏層の厚さが非常に薄
いため、 Ａｈ ｇｎｉ″］１ （ｈは空乏層厚み、ＡｈはＡ Ｖ ｇ ｓ変化させた時
の空乏層厚さの変化量）の関係よりわかるように高いｇ
ｍが達成できる。したがって、第２図（ａ）２（ｂ）に
示すようにＶｇＳ＞Ｏに示すようにＶｇｓ〉Ｏにおいて
も、Ｉｏ 、ｇｍの劣化【よなく、高いｇｍや大きなＩ
ｍが得られる。このため、高出力（５） （６） 素子としては、高出力化や高効率化が、また、論理ＩＣ
用素子としては高駆動力化が達成できる。
第３図（よこの発明の他の実施例を示す断面図で、第１
図の実施例をさらに改良した構造である。この実施例１
よ、ゲート・領域以外の活性層８上に活性層８よりもバ
ンドギャップが小さく、高いキャリア濃度を持つｎ′型
半導体よりなるコンタク１、層９を設けたもので、この
コノタクト層９と活性層８との間のバンドギャ・ソプは
徐々に変化するものとする。
図の実施例をさらに改良した構造である。この実施例１
よ、ゲート・領域以外の活性層８上に活性層８よりもバ
ンドギャップが小さく、高いキャリア濃度を持つｎ′型
半導体よりなるコンタク１、層９を設けたもので、この
コノタクト層９と活性層８との間のバンドギャ・ソプは
徐々に変化するものとする。
このようにすると、コノタクト層９（よバンドギャップ
が小さく、キャリア濃度が高いため、容易にソース・ド
レインの良好なオーミックコノタクトが形成できる。し
たがって、コノタクト抵抗の低減により、ソース寄生抵
抗Ｒｓやドレイノ寄生抵抗Ｒｃｌが低減できる。また、
活性層８−コンタクト層９間でバンドは徐々に変化させ
ているので、ヘテロバリアはこの間に形成されない。し
たがって、・ノース・ドレイン直下での縦方向の伝導て
はバリアがなく、Ｒｓ、Ｒｄを低減てきる。ＲＳ ｐＲ
ｄの低減は高出力化、高効率化、高駆動力化だけでなく
、利得や雑音特性等のＦＥＴ特性を改善できる。
が小さく、キャリア濃度が高いため、容易にソース・ド
レインの良好なオーミックコノタクトが形成できる。し
たがって、コノタクト抵抗の低減により、ソース寄生抵
抗Ｒｓやドレイノ寄生抵抗Ｒｃｌが低減できる。また、
活性層８−コンタクト層９間でバンドは徐々に変化させ
ているので、ヘテロバリアはこの間に形成されない。し
たがって、・ノース・ドレイン直下での縦方向の伝導て
はバリアがなく、Ｒｓ、Ｒｄを低減てきる。ＲＳ ｐＲ
ｄの低減は高出力化、高効率化、高駆動力化だけでなく
、利得や雑音特性等のＦＥＴ特性を改善できる。
以上説明したようにこの発明１よ、ショク）・キ接合で
形成されたデー１〜電極の直下にンヨットキ障壁て空乏
化する程度の厚さで電子の輸送特性のすぐれた半導体よ
りなる活性層が形成され、乙の活性層下には電子親和力
が大きく、不純物をドブしていない厚さの薄い電子走行
層が形成され、さらにその下には、電子親和力が電子走
行層より小さい半導体よりなる電子供給層を備えたので
、十分に薄い電子走行層が電子供給層の上に形成され、
また、ゲート電極直下にはＶｇｓ＝Ｏで空乏化した活性
層があるため、ｖｇｓ＞Ｏでも■。。
形成されたデー１〜電極の直下にンヨットキ障壁て空乏
化する程度の厚さで電子の輸送特性のすぐれた半導体よ
りなる活性層が形成され、乙の活性層下には電子親和力
が大きく、不純物をドブしていない厚さの薄い電子走行
層が形成され、さらにその下には、電子親和力が電子走
行層より小さい半導体よりなる電子供給層を備えたので
、十分に薄い電子走行層が電子供給層の上に形成され、
また、ゲート電極直下にはＶｇｓ＝Ｏで空乏化した活性
層があるため、ｖｇｓ＞Ｏでも■。。
ｇｍが劣化せず、ＨＥＭＴの高出力化、高効率化等が達
成できる効果がある。
成できる効果がある。
第１図はこの発明の一実施例を示すＨＥＭＴの断面図、
第２図（ａ）、（ｂ）は乙の発明のＨＥ（７） （８） ＭＴのＶ ｇ ｓ −Ｉ ｏおよびＶ ｇ ｓ −ｇ
ｍ特性を示す図、第３図は乙の発明の他の実施例を示す
ＨＥＭＴの断面図、第４図は従来のＨＥＭＴの断面図、
第５図（ａ）、（ｂ）は従来のＨＥＭＴのＶ ｇ ｓＩ
ｏ、Ｖｇｓ−ｇｍ特性を示す図である。 図において、１，２，３１よソース、ドレイン。 ゲートの各電極、４は半絶縁性基板、５はバッファ層、
６は電子供給層、７は電子走行層２８はｎ型半導体より
なる活性層、９ばｎ＋型半導体よりなるコンタク）・層
を示す。 なお、各図中の同一符号（ま同一または相当部分を示す
。
第２図（ａ）、（ｂ）は乙の発明のＨＥ（７） （８） ＭＴのＶ ｇ ｓ −Ｉ ｏおよびＶ ｇ ｓ −ｇ
ｍ特性を示す図、第３図は乙の発明の他の実施例を示す
ＨＥＭＴの断面図、第４図は従来のＨＥＭＴの断面図、
第５図（ａ）、（ｂ）は従来のＨＥＭＴのＶ ｇ ｓＩ
ｏ、Ｖｇｓ−ｇｍ特性を示す図である。 図において、１，２，３１よソース、ドレイン。 ゲートの各電極、４は半絶縁性基板、５はバッファ層、
６は電子供給層、７は電子走行層２８はｎ型半導体より
なる活性層、９ばｎ＋型半導体よりなるコンタク）・層
を示す。 なお、各図中の同一符号（ま同一または相当部分を示す
。
Claims (1)
- ショットキー接合で形成されたゲート電極の直下に、シ
ョットキー障壁で空乏化する程度の厚さで電子の輸送特
性のすぐれたｎ型半導体よりなる活性層が形成され、前
記活性層下には電子親和力が大きく、不純物をドープし
ていない厚さの薄い電子走行層が形成され、さらにその
下には、電子親和力が前記電子走行層より小さいｎ型半
導体よりなる電子供給層を備えたことを特徴とするヘテ
ロ接合電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29523388A JPH0372636A (ja) | 1988-11-22 | 1988-11-22 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29523388A JPH0372636A (ja) | 1988-11-22 | 1988-11-22 | ヘテロ接合電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0372636A true JPH0372636A (ja) | 1991-03-27 |
Family
ID=17817937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29523388A Pending JPH0372636A (ja) | 1988-11-22 | 1988-11-22 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0372636A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007302342A (ja) * | 2006-04-10 | 2007-11-22 | Hakuza Inc | 金箔パッケージ |
-
1988
- 1988-11-22 JP JP29523388A patent/JPH0372636A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007302342A (ja) * | 2006-04-10 | 2007-11-22 | Hakuza Inc | 金箔パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| KR100557360B1 (ko) | 전계 효과 트랜지스터를 갖는 반도체 장치 | |
| JPH11150264A (ja) | 半導体装置およびその製造方法ならびに無線通信装置 | |
| US5151757A (en) | Heterojunction field-effect transistor | |
| JPS6356710B2 (ja) | ||
| JPH023540B2 (ja) | ||
| US5701020A (en) | Pseudomorphic step-doped-channel field-effect transistor | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JPS62291181A (ja) | 電界効果型半導体装置 | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JPS63316482A (ja) | ショットキ−障壁接合ゲ−ト型電界効果トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JPH04101436A (ja) | 電界効果トランジスタ | |
| TWI336130B (en) | Integrated doped-channel pseudomorphic heterostructure field-effect transistors | |
| JPH01173760A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH01262670A (ja) | 電界効果トランジスタ | |
| JPS58180065A (ja) | 電界効果トランジスタ | |
| JPH02135742A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS63188972A (ja) | 電界効果トランジスタ | |
| JPH0864616A (ja) | 化合物半導体装置 | |
| JPS6149478A (ja) | 半導体装置 | |
| JPS6180871A (ja) | 半導体装置 | |
| JPH022637A (ja) | 電界効果トランジスタ | |
| JPH05121442A (ja) | 電界効果トランジスタ |