JPS6124033B2 - - Google Patents

Description

【発明の詳細な説明】 本発明の目的なジグザグミシン、特に電気的に
縫い目模様を制御するミシンにおいて、通常の正
送りの模様縫いと布を逆送りする模様縫いとを可
能にし或は模様の終端で行う止め縫いについて該
終端に至るまでの縫い目を確実に逆にたどつてな
す止め縫いを可能にしたミシンを提供することに
ある。

従来のミシンにおいては、布を逆送りする縫い
目は直線縫いとか単純なジグザグ模様に限られて
おり、更に止め縫いは一般に第１図または第２図
に示す如く通常の模様縫いの模様に関係なくその
ミシン特有の軌跡で止め縫いを行うので模様縫い
の模様が乱れる欠点があつた。

本発明は上記した従来の欠点を除去して第３図
に示す如く、バツク縫いはその開始以前に縫つた
模様上を再びたどるようになしたものであり、美
観的に優れた止め縫いを可能にしたものである。

以下本発明の構成を説明するに先だち従来にお
けるジグザグミシンで模様を形成させる方法は、
針が布に入つていない領域で針棒を左右に移動さ
せると共に布を前後に移動させて模様を形成する
のが一般に用いられる。このような場合の模様形
成装置は、針が布に入つていない領域において、
針を左右に移動させてセツトし、針が布に入つて
いる領域において送り調節器を制御し、引き続き
針が布に入ついない領域で布送りが行われる方法
がよく知られている。本発明はこれら従来例と制
御領域は同じくするものにして、その構成を具体
的に説明すると、第４図に示す如く振幅を記号
Ｍ，送りを記号Ｎで示し且つ添え数字は針位置番
号を用いて示し、通常の模様縫いにおいては縫い
目毎に振巾（例えばM₂₀と次位の縫い目のための
送り（例えばN₂₀―₂₁とを対にした信号で制御
し、バツク縫い（止め縫い）信号を入力し且つそ
の信号を保持したとき、以後における最初の振巾
（図におけるM₁）のための制御を行つて通常の模
様縫いの最後の縫い目（バツク縫いの最初の縫い
目、針位置１）を形成すると共に、該バツク縫い
の次位の縫い目のための送りN₁―₂₂とバツク縫い
の次位の縫い目の振巾M₂₂とを対にした信号で制
御し、且つ次位の送り信号N₁―₂₂は前記通常の模
様縫いの最後の縫い目のための送り信号N₂₂―_１
を反転してなり、かくしてバツク縫いの以後の縫
い目において各次位の縫い目のために対をなした
信号によつて制御される送り（例えばN₂₂―₂₁と
振巾（例えばM₂₁）は、前記通常の模様縫いの最
後の縫い目を折り返し点として送り信号のみを反
転し、振巾信号はそのままとして、これら信号の
対の発生順序はその折り返し点に至るまで、その
間の通常の模様縫いとは反転した関係で発生させ
るようになしたものである。そして更に前記バツ
ク縫い信号を終了せしめると、前記バツク縫いを
開始したと同様にバツク縫いの縫い目をたどつて
通常の模様縫いに移行し得るものである。

つぎに本発明の実施例を図面によつて具体的に
説明すれば、第５図は本発明のミシンによつて形
成される通常の模様縫いとバツク縫いの縫い目模
様ａと、その模様縫いの各縫い目座標ｂと、通常
の模様縫いからバツク縫いに移行するときの各縫
い目座標の関係ｃを示したものであり、縫い目模
様ａは第３図を再現してあり、止め縫い近傍にお
ける縫い目番号は第４図と共通にしてある。そし
て模様の各縫い目を振巾と送り成分の座標として
表わすことが出来るので、第５図は振巾について
は針最大振巾の中央座標を０とし、左右の最大振
巾座標をそれぞれ−15，＋15とし、送りについて
は送り量０に対する座標を０，前進最大送り量に
対する座標を15，後進最大送り量に対する座標を
15、後進最大送り量に対する座標を−15とし、且
つ便宜上各ステツプとしてそれぞれの縫い目の振
巾座標と、各次位の縫い目のために送る送り量と
を対にして表わし、ステツプ１からステツプ２２
で１単位を終了する波形模様を表わしている。そ
して更に通常の模様縫いの継続した模様において
ステツプ１を折り返し点としたバツク縫い模様を
併せて表わし、折り返し点のつぎの縫い目のため
の送り量に対するステツプＡと、以後においては
縫い目の振幅座標と更に次位の縫い目のための送
り量とを対として順次ステツプＢからステツプＪ
までバツク縫いを実施した例を示したものであ
る。尚、第５図ａの如く通常の模様縫いとバツク
縫いの各縫い目とは一致している。

第６図は本発明の実施例としての第７図の説明
をするに当つて便宜上例示した電気回路図であ
り、１は通常の縫いを行うために模様を選択した
縫い目のための信号を発生する回路であり、実質
的には本発明と同一出願人による特願昭50−
124306号と同一である。図においてS₁〜S₈は模様
選択スイツチ、ROM１は縫い目制御信号を記憶
している静的記憶装置、A₁〜A₈はそのアドレス
信号を入力するための入力端子、O₁〜O₆は前記
静的記憶装置自身をその出力でつぎつぎとアドレ
スして行くためのアドレス変更用出力端子、O₇
〜O₁₁は布送り制御信号の出力端子、O₁₂〜O₁₆は
針振巾制御信号の出力端子、Ｌ３，Ｌ４はそれぞ
れラツチ回路であり、前記各スイツチS₁〜S₈の模
様選択信号をエンコードするたへのNAND回路
NA６，NA７，NA８を介してラツチ回路Ｌ３が
受けており、前記スイツチのいずれかが選択操作
されたときこれを検出するためのNAND回路NA
５の立上り信号を受けて単安定回路MM５を動作
させ、その信号を前記ラツチ回路Ｌ３のトリガ用
端子Ｃ_Pが受けて前記エンコードされた模様選択
信号をラツチして前記静的記憶装置ROM１が模
様選択に基づくアドレスを行うようになつてい
る。AND―OR回路（AND―OR）は、前記模様
選択時においては単安定回路MM３、遅延回路
TD３を介して模様選択信号をアドレス用として
静的記憶装置ROM１に与え、２番目以後の縫い
目のためのアドレス信号についてはラツチ回路Ｌ
４からの出力信号を出力する如く端子Ａ６に対す
る信号を選択する回路である。ラツチ回路Ｌ４は
NAND回路（NA９）を介する前記模様選択信号
によつて最初にリセツトれ、その後リセツトが解
かれたNAND回路NA１０，NA２を介する立上り
信号をトリガ用端子Ｃ_Pに与えて静的記憶装置
ROM１のアドレス用端子A₁〜A₈に対して最初の
縫い目のためのアドレス信号のうち端子A₁〜A₆
に前記模様選択信号をアドレス信号とした前記ア
ドレス変換用端子O₁〜O₆の信号をラツチして、
最初の縫い目のためのアドレスとなし、そしてタ
イミングパルス発生器TPGから発生するミシン
上軸と同期した針上下位置検出立上り信号をラツ
チ回路Ｌ４のトリガ用端子Ｃ_Pに受ける毎に２番
目以後の縫い目に対してアドレス変更用端子O₁
〜O₆の信号をアドレス用端子A₁〜A₆にラツチさ
せるためのものである。そして後記するバツク縫
いのためのアドレス信号をラツチする役割りをな
している。なお、Ｒは制御用直流電源（＋Ｖ）を
受けて前記各スイツチS₁〜S₈，タイミングパルス
発生器TPGおよび後記するリターンスイツチ
RETに制御用の基準電圧を与えるための通常の
制限抵抗であ。タイミングパルス発生器
（TPG）は、ミシン上軸の１回転に対応する針の
上下動の１周期に対して、針が布に入つていない
領域においてはハイレベルＨ，針が布に入つてい
る領域においてはローレベルＬとなつており、後
記する如く、ミシン運転中においては、その各レ
ベルの切替り時点の立上り信号が針振巾制御のた
めの同期信号として使用され、そして立下り信号
が布送り制御のための同期信号として使用され
る。その出力端子は単安定回路MM１，針振巾信
号のためのラツチ回路Ｌ２のトリガ用端子Ｃ_Pに
接続され、且つインバータINを介して後記する
ラツチ回路Ｌ１のトリガ用端子Ｃ_P，遅延回路TD
１の入力端子in，Ｄ型フリツプフロツプ回路Ｆ／
Ｆのトリガ用端子Ｃ_P，AND回路Ａ１の一方の入
力端子にそれぞれ接続されている。通常縫いとバ
ツク縫いとを切替え指定する操作部であるリター
ンスイツチRETは、これが操作され且つ保持さ
れるときは通常の模様縫いを行つていたミシンは
バツク縫いを行い、且つ継続し、操作が解かれる
と通常の模様縫いに戻るようになした手動スイツ
チであり、一端が接地され、他端が前記制限抵抗
Ｒに接続されるとともにフリツプフロツプ回路
Ｆ／Ｆのデータ入力端子Ｄに接続されている。こ
のフリツプフロツプ回路は、ブリセツト端子Ｐ_S
がNAND回路NA９の出力を受けて模様選択時に
プリセツトされるようになつている。NAND回路
NA１は単安定回路MM１の出力端子Ｑおよびフ
リツプフロツプ回路（Ｆ／Ｆ）の肯定側出力端子
Ｑの信号を入力としてNAND回路NA２の入力の
１つをなし、NAND路NA３は遅延回路TD１の出
力端子Ｑフリツプフロツプ回路Ｆ／Ｆの否定側出
力端子，それぞれ後記する無安定回路AMおよ
びNAND回路NA４の出力信号を入力としてその
出力をNAND回路NA２の他の入力となし、該
NAND回路は前記NAND回路NA１０とともにこ
れら３つの信号を受けてその出力信号の立上りに
よつて前記ラツチ回路Ｌ４をラツチするようにな
つている。そしてラツチ回路Ｌ４は縫い目に対す
る静的記憶装置ROM１のアドレスをタイミング
パルス発生器TPGの信号毎に進めるとともにリ
ターンスイツチRETが操作されたときにバツク
縫いの各縫い目を形成するに先だつて継続して自
走信号を発信する無安定回路AMの信号によつて
次位の縫い目（通常の模様縫いに対しては前段の
縫い目）のためのアドレスを検出する比較器２に
循環信号を与えてアドレス変更信号O₁〜O₆を必
要なアドレス信号になるまで変化させるタイミン
グバツフアをなしている。Ｌ１はラツチ回路であ
り、その入力端子I₁〜I₆は静的記憶装置ROM１の
アドレス端子A₁〜A₆にそれぞれ接続されてお
り、ラツチ回路Ｌ４が通常の模様縫いにおいては
NAND回路NA１を介するタイミングパルス発生
器TPGの立上り信号（針が布中から布上に出る
ときの信号）によつてラツチされる信号I₁〜I₆を
インバータINを介するつぎの立下り信号発生時
において出力端子₁′〜_６に反転したデータを
ラツチし、これら各出力端子は排他的OR回路
EX，ORの各一方の入力をなして前記比較器２の
比較基準データを供給し、該立下りと同時にバツ
ク縫いを指定すべくリターンスイツチRETが操
作されたときは、そのＬレベル信号とタイミング
パルス発生器TPGの立下り信号とによるフリツ
プフロツプ回路Ｆ／Ｆの信号の遅延回路TD１の
遅延出力とによつて、または前記立下り後引続き
リターンスイツチRETが操作されたときは、タ
イミングパルス発生器TPGの更につぎの立下り
信号と前記遅延出力とによつてNAND回路NA３
を介する無安定回路AMの信号が前記の如く静的
記憶装置ROM１のアドレス変更信号O₁〜O₆をつ
ぎつぎと循環させ、これらにそれぞれ接続された
排他的OR回路EX，ORに比較データを供給せし
めるようになつている。前記回路EX，ORの各出
力はNAND回路NA４の各入力をなし結局リター
ンスイツチRETの前記操作の手前においてラツ
チしたときのラツチ回路Ｌ１のそれぞれの出力信
号₁′〜₆′と、各排他的OR回路EX，ORにおい
てそれぞれ対をなす静的記憶装置ROM１の前記
循環したアドレス変更信号O₁〜O₈とが前記対毎
に相互に異なるとき（ラツチ回路Ｌ１がラツチし
たときの入力I₁〜I₆とは相互に一致したとき、即
ち前記アドレスI₁〜I₆よりも１つ前の縫い目のた
めのアドレスと一致したとき）、NAND回路NA４
の出力はＬレベルとなり、無安定回路AMの信号
をラツチ回路Ｌ４に対して無効にしてアドレスの
累進を停止せしめ、該立下りによつて単安定回路
MM２を動作させるようになつている。Ｃ１はカ
ウンタ回路であり、入力端子I₇〜I₁₁が静的記憶装
置ROM１の布送り用出力端子O₇〜O₁₁に接続さ
れており、出力端子O′₇〜O′₁₁がフリツプフロツ
プ回路Ｆ／Ｆの肯定側出力信号Ｑによつて各
AND回路ANDまたは各NOR回路NOR側に切替え
てその出力を各OR回路ORが受ける如くなしたも
のを組（図はその１組のみを記載してある）とす
る切替回路SCにそれぞれ接続されている。前記
ラツチ回路Ｌ２はタイミングパルス発生器TPG
のＨレベル即ち針が布上にある領域にあるときに
入力端子I₁₂〜I₁₆にそれぞれ接続された静的記憶
装置ROM１の出力端子O₁₂〜O₁₆の針振巾データ
をラツチして各出力データO′₁₂〜O′₁₆を振幅駆動
装置BDに与える。カウンタ回路Ｃ１はカウント
開始の値をセツトするロード入力端子Ｌに対する
信号についてみるとNOR回路NOR１に対して、
通常の模様縫いのときはタイミングパルス発生器
TPGがＬレベルのとき即ち針が布中にある領域
においてAND回路Ａ１の一方の入力がＨレベル
となつてロードするようになつており、そしてバ
ツク縫いのときは同様に前記した如く針が布中に
あるときに発生する単安定回路MM２の肯定側出
力端子Ｑの信号と、これを入力inとしている遅延
回路TD２の動作前における否定側出力端子の
信号とフリツプフロツプ回路Ｆ／Ｆの否定側出力
端子の信号とを入力として、AND回路を介し
てプリセツトされるようになつている。そして一
定時間経過して遅延回路TD２が動作したときの
肯定側出力端子Ｑの信号と単安定回路MM２の動
作終了後の否定側出力端子_１の信号と前記フリ
ツプフロツプ回路Ｆ／Ｆの否定側出力端子Ｑの信
号とを入力としてAND回路Ａ３を介してカウン
トアツプ端子uPの入力端号がそのとき１だけカ
ウントを進めるようになつており、そしてその出
力信号O′₇〜O′₁₁の切替回路SCにおける切替はフ
リツプフロツプ回路Ｆ／Ｆの肯定側出力端子Ｑの
信号がＨレベルのとき即ち通常の模様縫いのとき
はAND回路AND側となし、これを介して静的記
憶装置ROM₁の布送り信号O₇〜O₁₁を送り駆動装
置FDのための出力端子₇″〜₁₁″に与え、Ｌレ
ベルのとき即ちバツク縫においてはNOR回路
NOR側となつて、これを介して布送り信号O₇〜
O₁₁を前記の如く１だけカウントアツプし且つ該
回路NORにより反転して出力端子O₇″〜O₁₁″に与
えるようになつている。これらデータをカウント
アツプして反転させる理由は、静的記憶装置
ROM１の布送りデータが５ビツトであるので10
進数０〜31を表わすコードがデータとなり通常の
模様縫い用に順序づけられて記憶された静的記憶
装置ROM１の布送り用データは、バツク縫いに
おいては縫い目毎に反転するを要するものである
が、送り座標とコードとの関係は例えば座標−15
がコード０，０が15＋15が30になる如く定めてい
るのでこれら各コードの反転即ちコード０をコー
ド30，15を15，30を０にそれぞれ反転するために
例えばコード０即ち２進コード00000を１度カウ
ントアツプして00001としてその反転コード11110
即ち30となす操作を行なおうとするためのもので
ある。

前記した第６図の構成において、リターンスイ
ツチRETを操作しないで模様選択スイツチS₁〜
S₈のうちいずれかをオンすると、NAND回路NA
６，NA７，NA８によつてエンコードされた模様
選択信号によつて静的記憶装置ROM１は最初の
縫い目のためのアドレスがなされ、針が布上にあ
るとき、該ROM１の縫い目信号のうち針振巾制
御データO₁₂〜O₁₆がラツチ回路Ｌ２によつてラ
ツチされて最初の縫い目座標を決定する。そして
ミシンが回転して針が布中に入るとき布送り制御
データO₇〜O₁₁はカウンタＣ１のロード入力端子
ＬがAND回路Ａ１を介する信号によつてＬレベ
ルとなつてこれにロードされ且つ切替回路SOを
介して布送り駆動装置FDに出力されて送り調節
器（図示せず）を制御する。そしてミシン回転毎
に静的記憶装置ROM₁の出力データは進行し、針
振巾と布送りが制御される。つぎにミシン回転中
またはミシンを一旦停止してリターンスイツチ
RETをオンし且つ保持すると、その後における
最初に針が布に入るとき即ち該スイツチを操作す
る前の制御信号によつて最後の縫い目を形成する
ときのタイミングパルス発生器TPGの立下り位
相においてフリツプフロツプ回路Ｆ／Ｆは反転す
る。前記最後の縫い目は該立下りの前の立上り時
に出力した静的記憶装置ROM１の出力信号を針
振巾データO₁₂〜O₁₆に関して立上り時に振巾駆
動装置BDに出力した信号に基づくものである。
布送りデータO₇〜O₁₁に関しては、引続く立下り
時即ちフリツプフロツプ回路Ｆ／Ｆの前記した反
転時に前記最後の縫い目のためのアドレス信号を
ラツチ回路Ｌ１がラツチし、その後遅延回路TD
１の出力をまつてNAND回路NA３，NA２を介し
て無安定回路AMの信号が静的記憶装置ROM１の
アドレス変更信号を順次進めて、これが前記最後
の縫い目のためのアドレス信号と一致したとき、
即ち該縫い目の前段の縫い目信号とともに出力さ
れるアドレス変更信号が出力されたとき、排他的
OR回路（EX，OR），NAND回路NA４を介して
単安定回路MM２を動作させ、そして以後NAND
回路NA４の出力はNAND回路NA３をＨレベルと
なしてラツチ回路Ｌ４のラツチの機能を停止させ
て前記アドレス変更信号の進行が停止する。よつ
てここで静的記憶装置ROM１の縫い目制御信号
は前記最後の縫い目の前段の縫い目用の信号であ
る。単安定回路MM２の出力信号ＱはAND回路Ａ
２，NOR回路NOR１を介してカウンタＣ１のロ
ード入力端子Ｌに与えれて静的記憶装置ROM１
の前記最後の縫い目の前段の縫い目信号のうち送
り制御信号O₇〜O₁₁をカウンタの出力端子O′₇〜
O′₁₁にロードするが、送り駆動制御装置FDの動
作前に引続き遅延回路TD２が動作し単安定回路
が不動作となるとAND回路Ａ３を介してカウン
タＣ１を１だけカウントアツプし、そしてそのデ
ータは切替回路SOで反転されて結局最終縫い目
の１つ手前の縫い目に戻る送り信号を送り駆動制
御装置EDに与える。このとき静的記憶装置ROM
１の各出力は前記した如く最後の縫い目の前段の
縫い目信号になつており、更にミシンが回転して
針が布上に出ると、タイミングパルス発生器
TPGのＨレベル信号によつてラツチ回路Ｌ２は
縫い目信号のうち針振巾制御信号O₁₂〜O₁₆をラ
ツチして振巾駆動装置に与える。前記Ｈレベルに
立上る際に単安定回路MM１は動作するが、フリ
ツプフロツプ回路Ｆ／Ｆの肯定側出力端子Ｑは既
にＬレベルになつてるのでNAND回路NA１はＨ
レベルであり、ラツチ回路Ｌ４は新しいアドレス
変更データをラツチすることなく、結局振巾駆動
装置BDは最後の縫い目の前段の縫い目制御信号
で駆動される。更にミシンが回転して針が布中に
入るとき、ラツチ回路Ｌ１はタイミングパルス発
生器TPGの立下りで前記前段の縫い目のための
アドレス信号を（反転して）ラツチして比較器２
の比較基準データとなし、よつてNAND回路NA
４はＨレベルとなり、引続き遅延回路TD１の出
力をまつてNAND回路NA３を介して無安定回路
AMの信号により静的記憶装置ROM１のアドレス
変更データO₁〜O₆を進める。そして模様制御用
出力信号が前記前段の更に１つ前の信号になつた
とき該出力信号は固定される。そして前記と同様
に前記出力信号をカウントアツプし且つ反転して
送り駆動装置FDに、引続きつぎの針が布上にあ
るときに振巾駆動装置BDにそれぞれ与える。か
くして以後つぎつぎと通常の模様縫い目を逆にた
どつて行くが、ここでリターンスイツチRETの
保持を解くと前記したオンの時と同様に以後のタ
イミングパルス発生器TPGの最初の立下り位相
即ちバツク縫いの最後の縫い目が形成されるとき
フリツプフロツプ回路Ｆ／Ｆは反転して該信号が
NAND回路NA１を介してラツチ回路Ｌ４の動作
をタイミングパルス発生器TPGに関連づけ且つ
無安定回路AMとは無関係にするので、比較器２
はラツチ回路Ｌ１が縫い目毎に比較基準データを
変えて行くがアドレス変更信号をバツク縫いにお
ける如く１つの縫い目内で進めることはなく、よ
つてNAND回路NA４はＬレベルとなることはな
く、以後においては送り制御信号O₇〜O₁₁は最初
の通常の模様縫いで説明した如くAND回路Ａ１
を介する信号によつて即ち針が布中に入る毎にロ
ードされて送り駆動装置FDを制御する。そして
スイツチRETの前記保持を解いたときに縫いが
切替わる動作をたどつてみると、バツク縫いのと
きは静的記憶装置ROM１の出力データがタイミ
ングパルス発生器TPGのＬレベル領域で変更さ
れ、このときの一組の出力データは前記Ｌレベル
領域で送り駆動装置EDを制御し、つぎのＨレベ
ル領域で振巾駆動装置BDを制御するものであ
り、スイツチがオフとなるそのオフ後の最初のタ
イミングパルス発生器TPGの立下り即ち縫い目
形成時にフリツプフロツプ回路Ｆ／Ｆは反転する
が、タイミングパルス発生器TPGの新たな立上
りがないときはNAND回路NA１を介する信号で
静的記憶装置ROM１のデータを変えることはな
い。前記スイツチオフ前の最後の１組の出力デー
タを該立下りによるＬレベルにおいてAND回路
Ａ１を介する信がカウンタＣ１をロードさせ、切
替回路SCはフリツプフロツプ回路Ｆ／ＦがAND
回路AND側に切替え、よつて静的記憶装置ROM
１の出力信号O₇〜O₁₁をそのまま送り駆動制御装
置FDに与える。この送り駆動装置に与える出力
信号O″₇〜O″₁₁は、前記スイツチオフの前におけ
る最後の送り量信号を座標的に反転したものであ
ることがわかる。そしてつぎのタイミングパルス
発生器TPGの立上りで静的記憶装置ROM１の出
力信号を１つ進めてつぎの振巾と送りの座標をそ
れぞれ進める。かくしてバツク縫い後の通常の模
様縫い目もまだバツク縫い目をたどる。

第７図は本発明の実施例を示す電気回路図であ
り、模様選択スイツチS₁〜S₈，ラツチ回路Ｌ２，
Ｌ３，NAND回路NA₅〜NA₈，単安定回路MM
３，制限抵抗Ｒ，リターンスイツチRET，タイ
ミングパルス発生器TPG，カウンタC₁，切替回
路SCはいずれも第６図におけると同様の役割と
接続をなしている。ROM２は縫い目制御信号を
記憶している静的記憶装置であり、該記憶装置
ROM２は、アツプダウンカウンタＣ２によつて
アドレスされるようになつている。そしてカウン
タＣ２の各入力端子は通常の模様縫いのために該
カウンタのカウント開始点（模様の先頭縫い目の
アドレス）を決定するための通常模様縫いアドレ
ス記憶装置NAMおよびバツク縫いのために同様
にカウント開始点（通常の模様に対しては模様の
最終縫い目のアドレス）を決定するためのバツク
縫いアドレス記憶装置BAMにそれぞれ接続さ
れ、これら記憶装置NAM，BAMはラツチ回路Ｌ
３を介して模様選択スイツチS₁〜S₈のエンコード
された信号を受けるようになつていて、これらの
出力は後記する如く、指定によりそのいずれか一
方がカウンタＣ２に対して有効に動作する。
NAND回路NA１４は、その出力側がカウンタＣ
２のロード端子Ｌに接続されていて、模様選択ス
イツチS₁〜S₈のいずれかが操作されたことによつ
て単安定回路MM３が発生するところの肯定側出
力Ｑの信号によつて縫いの最初におけるカウント
開始点をロードせしめ、且つ静的記憶装置ROM
２の縫い模様の１単位を終了して繰り返しのため
特定な信号（コード11111）を受けたときに
NAND回路NA１５を介して縫いの繰り返しにお
けるカウントを開始することによつて最初の縫い
目を形成するためのゲートをなす。なお静的記憶
装置ROM２には各模様について最初の縫い目の
信号の手前の記憶装置と最後の縫い目の信号の後
の記憶位置とに前記特定な信号（コード11111）
を介在させて記憶させてある。前記通常およびバ
ツク縫いアドレス記憶装置NAM，BAMはそれぞ
れフリツプフロツプ回路Ｆ／Ｆの肯定側および否
定側出力Ｑ，と各チツプセレクト端子Ｃ_Sが接
続されてリターンスイツチRETが通常の模様縫
いかバツク縫いかに選択されることによつて選択
的にいずれかを有効に動作するようになつてい
る。カウンタＣ２はカウントアツプ端子upがタ
イミングパルス発生器TPGの立上りで動作する
単安定回路MM４の出力Ｑとフリツプフロツプ回
路Ｆ／Ｆの肯定側出力Ｑとを受けているAND回
路Ａ４に接続され、カウントダウン端子DNがタ
イミングパルス発生器TPGの立下り信号で動作
する遅延回路TD３を介して該遅延回路の立上り
で動作する単安定回路MM５の肯定側出力Ｑとフ
リツプフロツプ回路Ｆ／Ｆの否定側出力とを受
けているAND回路Ａ５に接続されている。カウ
ンタＣ１はロード端子ＬがNAND回路NA１３の
出力端子に接続されており、該NAND回路は一方
の入力端子がフリツプフロツプ回路Ｆ／Ｆの肯定
側出力Ｑ，タイミングパルス発生器TPGの反転
信号を受けているNAND回路NA１１の出力端子
に接続されている。単安定回路MM５の否定側出
力を受けてその立下りで動作する単安定回路
MM６は肯定側出力ＱがNAND回路NA１２の第
１の入力端子と遅延回路TD４の入力inに接続さ
れ、該遅延回路の否定側出力がNAND回路NA
１２の第３の入力端子に接続され、肯定側出力Ｑ
がAND回路Ａ６の第１の入力端子に接続され、
フリツプフロツプ回路Ｆ／Ｆの否定側出力が
NAND回路NA１２とAND回路Ａ６の第２の入力
端子に接続され、単安定回路MM６の否定側出力
がAND回路Ａ６の第３の入力端子に接続さ
れ、該出力端子がカウンタＣ１のカウントアツプ
端子upに接続されている。

前記した第７図の構成において、リターンスイ
ツチRETを操作しないで模様選択スイツチS₁〜
S₈のうちいずれかをオンすると、そのエンコード
された信号をラツチ回路Ｌ３がラツチし、そのと
き通常の模様縫いアドレス記憶装置NAMが有効
になつていて選択された通常の模様縫いを開始す
るためにカウンタＣ２に開始位置を指定し、
NAND回路NA５の信号をカウンタのロード端子
Ｌが受けてこれをロードして最初の縫い目のため
のアドレス信号を静的記憶装置ROM２に与え、
以後針の立上り毎に単安定回路MM４，AND回路
Ａ４を介してカウントアツプ端子upがその信号
を受けてカウントアツプされ、その都度進められ
る静的記憶装置ROM２の出力信号のうち振巾制
御信号を針が布の上にある範囲においてラツチ回
路Ｌ２がラツチして振巾駆動制御装置BDに与え
る。そして布送り制御信号については、針が布中
にあるときNAND回路NA１１，NA１３を介して
カウンタＣ１がロードし、且つ切替回路SCが
AND回路AND（第６図参照）側を選択している
ので静的記憶装置ROM２の出力信号をそのまま
送り駆動制御装置FDに与える。つぎにミシン回
転中またはミシンを一旦停止してリターンスイツ
チRETをオンし且つ保持すると、その後におけ
る最初に針が布に入るとき即ち該スイツチを操作
する前の静的記憶装置ROM２の模様制御信号に
よつて最後の縫い目を形成するときのタイミング
パルス発生器TPGの立下りにおいてフリツプフ
ロツプ回路Ｆ／Ｆは反転する。前記最後の縫い目
は、該立下りの前の立上り時に出力した静的記憶
装置ROM２の出力のうち針振巾制御データO₁₂〜
O₁₆に関して該立上り時に振巾駆動装置BDに出力
した信号に基づくものである。布送りデータO₇
〜O₁₁に関しては引続く立下り時即ちフリツプフ
ロツプ回路Ｆ／Ｆの前記した反転時にその否定側
出力端子の信号が、バツク縫いアドレス記憶装
置BAMを有効となし、以後カウンタＣ２はロー
ド端子Ｌに信号を受けると該記憶装置の指定デー
タをロードする。引続き遅延回路TD３が動作し
て単安定回路MM５，AND回路Ａ５を介してカウ
ンタＣ２をカウントダウンさせて、第６図におけ
るNAND回路NAND４の出力時におけると同様に
バツク縫いのために静的記憶装置ROM２の出力
信号を通常の模様縫いにおける前記最後の縫い目
の１縫い目手前の信号にする。同時に単安定回路
MM６は動作し、該動作信号と遅延回路TD４が
動作する前の否定側出力信号がNAND回路NA
１２，NA１３を介してカウンタＣ１として前記
１縫い目手前の信号をロードし、引続き遅延回路
TD４の出力信号がAND回路Ａ６を介して、第６
図におけると同様にカウンタＣ１を１だけカウン
トアツプし、このとき切替回路SCは、第６図を
参照し、NOR回路NOR側にあるので結局送り駆
動制御装置FDは前進縫いにおける１縫い目手前
に逆送りする。以後同様にバツク縫いの縫い目は
模様縫いの縫い目をたどり、通常の模様縫いにお
ける先頭縫い目に達すると、つぎに特定な信号
（コード11111）が読出されてカウンタＣ２はこの
ときロード端子Ｌが信号を受けて、バツク縫いア
ドレス記憶装置BAMの出力データをロードし、
即ち通常の模様縫いに対する最後の縫い目が指定
されて、バツク縫いが引続いて繰り返される。そ
してリターンスイツチRETの保持が解かれる
と、第６図におけると同様にタイミングパルス発
生器TPGの立下りにおいてフリツプフロツプ回
路Ｆ／Ｆが反転してバツク縫いの縫い目をたどつ
て通常の模様縫いを行うものである。そして止め
縫いに限らず通常の模様縫いと逆送りの模様縫い
も可能にしている。

以上の如く本発明は電子制御回路を用いてバツ
ク縫いのための操作スイツチを操作することによ
り止め縫いの縫い目は通常の模様縫い目を確実に
たどつて形成させるので、止め縫いのために模様
がくずれることなく、美観的に優れた止め縫いを
可能にするものであり、且つ該操作等で止め縫い
が通常の縫いに移行することがあつても同様に模
様くずれすることもなく、そして更に通常の模様
縫いと逆送りの模様縫いもスイツチの操作のみで
容易になし得る等、非常に優れた機能を発揮する
ものであり、工業上実用上その効果の大きい創案
である。

【図面の簡単な説明】

第１図及び第２図は従来のミシンで考えられる
ところの止め縫いの縫い目を示すものであり、第
１図は止め縫いのために予めミシンを特に記憶さ
れている振巾と送りピツチで止め縫いを行うもの
であり、第２図は定まつた振巾、定まつた後進ピ
ツチで止め縫いを行うものである。第３図は本発
明の装置によつて形成される止め縫いの模様を示
し、第４図は本発明の通常の縫いから止め縫いに
移行し且つ止め縫から通常縫いに移行するときの
振巾と送りの駆動の制御順序を示し、第５図は本
発明の実施例における縫い目の各ステツプの座標
を示し、第６図は本発明の実施例として第７図の
説明するに当つて便宜上例示した制御回路、第７
図は本発明の実施例の制御回路である。 図中、振巾駆動装置BD、布送り駆動装置FDは
模様形成装置の主たる要素、ROM₂は静的記憶装
置、TPGはタイミングパルス発生器、リターン
スイツチRETは操作部、Ｄ型フリツプフロツプ
回路Ｆ／Ｆは切替え手段の主たる要素、模様選択
スイツチS₁〜S₂は模様選択装置の主たる要素、
NAMは通常模様縫いアドレス記憶装置、BAMは
バツク縫いアドレス記憶装置、C₂はアツプダウ
ンカウンタ、NAND回路NA₁₄はロード手段の主
たる要素、切替え回路SC、カウンタ回路C₁は変
換手段の主たる要素である。

Claims (1)

1. 【特許請求の範囲】 １ 針振巾と布送りとを交互に制御して縫い目に
   より模様を形成する模様形成装置と、該模様形成
   装置を作動させるための信号として複数の縫い目
   模様の各縫い目制御信号を電子的に記憶している
   記憶装置でありそのアドレスの累進に伴つて読出
   される各縫い目制御信号が連続した各縫い目の進
   行に対応しており且つ各縫い目模様の最初の縫い
   目の縫い目制御信号の手前に読出される信号及び
   最後の縫い目の縫い目制御信号のつぎに読出され
   る信号がそれぞれ当該縫い目模様を繰り返し形成
   することを指定するための特定な信号をなしてい
   る静的記憶装置と、 ミシン上軸回転の相異なる二位相において同期
   信号を発生し前記静的記憶装置からの縫い目制御
   信号を読出しタイミミングと該縫い目制御信号が
   前記模様形成装置をして前記二位相への各所定の
   対応をもつて前記交互の制御をもたらすタイミン
   グとを決定するタイミングパルス発生器と、 通常模様縫いとバツク縫いとを切替え指定する
   操作部と、 該操作部の操作毎に前記通常模様縫いとバツク
   縫いとの指定を判別して該操作に引続く前記二位
   相のうちの布送り制御に対応してなる切替え位相
   において該判別結果を記憶しその後の新たな操作
   があるまでこれを保持する切替え手段と、 操作により前記複数の模様の中から所望の模様
   が選択されて当該模様にそれぞれ個有なコード信
   号を発生する模様選択装置と、該模様選択装置の
   信号に基づいて前記静的記憶装置から当該模様の
   前記最初の縫い目の縫い目制御信号を読出すため
   のアドレス信号を前記切替え手段が前記通常模様
   縫いの指定を判別記憶している期間にわたつて出
   力する通常模様縫いアドレス記憶装置と、前記模
   様選択装置の信号に基づいて前記静的記憶装置か
   ら当該模様の前記最後の縫い目の縫い目制御信号
   を読出すためのアドレス信号を前記切替え手段が
   前記バツク縫いの指定を判別記憶している期間に
   わたつて出力するバツク縫いアドレス記憶装置
   と、前記切替え手段が前記通常模様縫いの指定を
   判別記憶している期間にわたつて前記二位相のう
   ちの針振巾制御に対応した位相において発生する
   前記同期信号を受け該信号の発生毎に計数が前進
   されそして前記バツク縫いの指定を判別記憶して
   いる期間にわたつて前記二位相のうちの布送り制
   御に対応した位相において発生する前記同期信号
   の発生毎に計数が後進されこれら計数値が前記静
   的記憶装置のアドレスを前記前進と後進とのそれ
   ぞれの対応をもつて前記累進させるアツプダウン
   カウンタと、 前記模様形成装置の操作信号あるいは前記静的
   記憶装置から読出された前記特定な信号を受けた
   とき前記アツプダウンカウンタに対して前記通常
   模様縫いアドレス記憶装置あるいは前記バツク縫
   いアドレス記憶装置が出力するアドレス信号をロ
   ードせしめるロード手段と、 前記布送り制御する各縫い目制御信号について
   前記切替え手段がバツク縫い指定にあるとき前記
   模様形成装置が布送り方向を互いに反転して対応
   動作すべくデータ変換する変換手段とを設けてな
   るミシンのバツク縫い装置。