JPS6124296A - 厚膜ハイブリツドｉｃ - Google Patents
厚膜ハイブリツドｉｃInfo
- Publication number
- JPS6124296A JPS6124296A JP14641684A JP14641684A JPS6124296A JP S6124296 A JPS6124296 A JP S6124296A JP 14641684 A JP14641684 A JP 14641684A JP 14641684 A JP14641684 A JP 14641684A JP S6124296 A JPS6124296 A JP S6124296A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- thick film
- conductor layer
- substrate
- film hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、厚膜ハイブリッドＩＣの構造の中で、スルー
ホールを形成するセラミック基板を用いたハイブリッド
ＩＣに関するものである。
ホールを形成するセラミック基板を用いたハイブリッド
ＩＣに関するものである。
従来例の構成とその問題点
厚膜ペーストをスクリーン印刷等により所望のパターン
で印刷、焼成する厚膜バイブ１ルフドＩＣは、基板両面
を使用する場合、上下面の導体層の電気的導通を図るた
めに、基板に形成されたスルホール内にも導体層を設け
る必要がある。スルホール導体層を形成するに、は真空
吸着しながらスクリーン印刷をして基板のスルーホール
内に導体ペーストを吸い上げる方法が一般的な方法であ
る。
で印刷、焼成する厚膜バイブ１ルフドＩＣは、基板両面
を使用する場合、上下面の導体層の電気的導通を図るた
めに、基板に形成されたスルホール内にも導体層を設け
る必要がある。スルホール導体層を形成するに、は真空
吸着しながらスクリーン印刷をして基板のスルーホール
内に導体ペーストを吸い上げる方法が一般的な方法であ
る。
しかしながら従来のセラミック基板は第１図のようにセ
ラミック基板１のスルーホール部２のエツジがほとんど
直角であるため、印刷された導体層３の厚みはスルーホ
ールエツジ部で他の基板表面部やスルーホール内壁部の
厚みに比べて極端に薄くなることにより、スルホール部
の電気抵抗の高抵抗化、高電流負荷時のオープン等、初
期特性的にも信頼性的にも大きな問題があった。これら
の問題点を解消するために従来から行われてきた方法に
は、スルーホール部の印刷を１回でなく乾燥あるいは焼
成後、複数回行う方法、あるいは、スルホール部の印刷
に特別高粘度な導体ペーストを使用する方法等がある。
ラミック基板１のスルーホール部２のエツジがほとんど
直角であるため、印刷された導体層３の厚みはスルーホ
ールエツジ部で他の基板表面部やスルーホール内壁部の
厚みに比べて極端に薄くなることにより、スルホール部
の電気抵抗の高抵抗化、高電流負荷時のオープン等、初
期特性的にも信頼性的にも大きな問題があった。これら
の問題点を解消するために従来から行われてきた方法に
は、スルーホール部の印刷を１回でなく乾燥あるいは焼
成後、複数回行う方法、あるいは、スルホール部の印刷
に特別高粘度な導体ペーストを使用する方法等がある。
しかしながら、これらの方法は、前者の場合は、工程が
非常に複雑でか。
非常に複雑でか。
つ長くなってしまうということ、又後者の場合は、平面
印刷用の導体ペーストの他に高粘度ペーストを準備しな
ければならないと云った管理上の問題、スルーホールエ
ツジ部の導体厚みを確保するために他の部分へ必要以上
の量の高価な導体ペーストを使用しなければならない等
の多くの問題があり、実用上大きな欠点があった。
印刷用の導体ペーストの他に高粘度ペーストを準備しな
ければならないと云った管理上の問題、スルーホールエ
ツジ部の導体厚みを確保するために他の部分へ必要以上
の量の高価な導体ペーストを使用しなければならない等
の多くの問題があり、実用上大きな欠点があった。
発明の目的
本発明は、従来のものに見られた諸欠点を解消したハイ
ブリッドＩＣに関するものである。
ブリッドＩＣに関するものである。
発明の構成
本発明のハイブリッドＩＣは、スルーホールエツジ部が
直角でなくテーパーあるいはアールが形成されており、
減圧吸引下で印刷する場合、基板平面の導体層印刷と同
時にスルーホール内の導体層も均一な厚みで形成できる
ものである。
直角でなくテーパーあるいはアールが形成されており、
減圧吸引下で印刷する場合、基板平面の導体層印刷と同
時にスルーホール内の導体層も均一な厚みで形成できる
ものである。
実施例の説明
以下本発明の実施例を図面を用いて詳細に説明する。
第２図に示すようにバレル研摩によりスルーホール部４
のエツジ部にアール加工したアルミナ基板６を真空吸着
しながらスクリーン版６とイキージ７により導体ペース
ト８を基板表面及びスルーホール内部へ同一工程にて印
刷し、導体層９を形成する。その結果、第３図に示すよ
うにスルーホール部の導体層１ｏは、基板平面部、スル
ーホール内壁部、スルーホールエツジ部共に均一な厚み
で形成することができ、焼成後の特性チェックの際のス
ルホール部の電気抵抗は、基板平面部分の値と同様であ
り、さらに高電流負荷時におけるオーダの発生は全くな
く、初期特性的にも信頼性的にも非常に良好な結果を得
ることができた。
のエツジ部にアール加工したアルミナ基板６を真空吸着
しながらスクリーン版６とイキージ７により導体ペース
ト８を基板表面及びスルーホール内部へ同一工程にて印
刷し、導体層９を形成する。その結果、第３図に示すよ
うにスルーホール部の導体層１ｏは、基板平面部、スル
ーホール内壁部、スルーホールエツジ部共に均一な厚み
で形成することができ、焼成後の特性チェックの際のス
ルホール部の電気抵抗は、基板平面部分の値と同様であ
り、さらに高電流負荷時におけるオーダの発生は全くな
く、初期特性的にも信頼性的にも非常に良好な結果を得
ることができた。
なを、スルーホールのエツジ部へのアール加工には硬質
々微粉子を高速に吹きつけるサンドブラスト法によって
も良好な結果を得ることができた。
々微粉子を高速に吹きつけるサンドブラスト法によって
も良好な結果を得ることができた。
又、さらに、アルミナ基板の製造過程で、第４図のよう
な−に方へ向けてパリを有し、かつ、金型パンチ１１に
対してクリアランスの大きな金型ダイス１２を用いグリ
ーンシート１３の孔明を行う場゛合、前記の焼結済みの
基板へのバレル研摩、サンドプラスＩ・加工と同様に良
好なアール、テーパーをスルーホールのエツジ部に形成
することができた０ 発明の効果 本発明では通常の真空吸引印刷法により容易にスルーホ
ール部の導体層が均一な厚みに形成されるものであり、
従来のスルーホール構造に見られる諸欠点がすべて解消
され実用上、きわめて有利なものである。
な−に方へ向けてパリを有し、かつ、金型パンチ１１に
対してクリアランスの大きな金型ダイス１２を用いグリ
ーンシート１３の孔明を行う場゛合、前記の焼結済みの
基板へのバレル研摩、サンドプラスＩ・加工と同様に良
好なアール、テーパーをスルーホールのエツジ部に形成
することができた０ 発明の効果 本発明では通常の真空吸引印刷法により容易にスルーホ
ール部の導体層が均一な厚みに形成されるものであり、
従来のスルーホール構造に見られる諸欠点がすべて解消
され実用上、きわめて有利なものである。
第１図は従来のスル伸−ル形状における導体層の状態を
示す断面図、第２図は本発明の一実施例のスルーホール
構造を有するアルミナ基板への印刷方法を示す図、第３
図は同スルーホール形状における導体層の状態を示す断
面図、第４図は本発明のスルーホール形状を形成する状
態を示す断面図である。 １．４・・・・・・セラミック基板、１１・・・・・・
金型パンチ、２・・・・・・スルーホール部、１２・・
・・・・金型ダイス、３．９・・・・・・導体層、１３
・・・・・・グリーンシート、５・・・・・・アルミナ
基板、６・・・・・・スクリーン版、７・・・・・・ス
キージ、８・・・・・・導体ペースト、１０・・・・・
・スルーホール部の導体層。 第１図 第２図 第４図
示す断面図、第２図は本発明の一実施例のスルーホール
構造を有するアルミナ基板への印刷方法を示す図、第３
図は同スルーホール形状における導体層の状態を示す断
面図、第４図は本発明のスルーホール形状を形成する状
態を示す断面図である。 １．４・・・・・・セラミック基板、１１・・・・・・
金型パンチ、２・・・・・・スルーホール部、１２・・
・・・・金型ダイス、３．９・・・・・・導体層、１３
・・・・・・グリーンシート、５・・・・・・アルミナ
基板、６・・・・・・スクリーン版、７・・・・・・ス
キージ、８・・・・・・導体ペースト、１０・・・・・
・スルーホール部の導体層。 第１図 第２図 第４図
Claims (1)
- 両面に厚膜回路を形成するセラミック基板の両面の回路
を電気的に導通させるためのスルーホールのエッジ部に
テーパーあるいはアールが形成した厚膜ハイブリッドＩ
Ｃ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14641684A JPS6124296A (ja) | 1984-07-13 | 1984-07-13 | 厚膜ハイブリツドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14641684A JPS6124296A (ja) | 1984-07-13 | 1984-07-13 | 厚膜ハイブリツドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6124296A true JPS6124296A (ja) | 1986-02-01 |
Family
ID=15407192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14641684A Pending JPS6124296A (ja) | 1984-07-13 | 1984-07-13 | 厚膜ハイブリツドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6124296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272690A (ja) * | 1988-09-07 | 1990-03-12 | Matsushita Electric Ind Co Ltd | 厚膜回路印刷基板 |
-
1984
- 1984-07-13 JP JP14641684A patent/JPS6124296A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272690A (ja) * | 1988-09-07 | 1990-03-12 | Matsushita Electric Ind Co Ltd | 厚膜回路印刷基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602365A (ja) | スクリ−ン印刷治具 | |
| JPH0766555A (ja) | 積層セラミック電子部品の製造方法 | |
| JPS61113298A (ja) | スル−ホ−ル印刷法 | |
| JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
| JPH0272690A (ja) | 厚膜回路印刷基板 | |
| JPH0410903A (ja) | セラミック基板の製造方法 | |
| JPH03276790A (ja) | スルーホールを有する回路基板 | |
| JPS62140493A (ja) | ハイブリツドｉｃのスル−ホ−ル形成方法 | |
| JPS62212280A (ja) | セラミツク基板の製造方法 | |
| JPS6142990A (ja) | 厚膜印刷基板 | |
| JPS62177992A (ja) | 回路基板のスル−ホ−ル形成方法 | |
| JPS59106190A (ja) | 電子回路基板の製造方法 | |
| JPS63222496A (ja) | 配線基板の製造方法 | |
| JPH01189194A (ja) | 混成集積回路スルーホール形成方法 | |
| JPH03267170A (ja) | 電子部品端部のペースト塗布方法 | |
| JPS6327090A (ja) | 厚膜混成集積回路 | |
| JPS58171896A (ja) | 湿式多層セラミツク基板およびその製造方法 | |
| JPH0144032B2 (ja) | ||
| JPS6134992A (ja) | 厚膜回路形成法 | |
| JPH0518280B2 (ja) | ||
| JPH04313292A (ja) | プリント配線板の製造方法 | |
| JPS61224390A (ja) | 厚膜回路基板 | |
| JPH05191048A (ja) | セラミック多層電子部品の製造方法 | |
| JPS60214591A (ja) | スクリ−ン印刷機 | |
| JPS634795B2 (ja) |