JPS61245596A - 多層実装構造 - Google Patents

多層実装構造

Info

Publication number
JPS61245596A
JPS61245596A JP8702285A JP8702285A JPS61245596A JP S61245596 A JPS61245596 A JP S61245596A JP 8702285 A JP8702285 A JP 8702285A JP 8702285 A JP8702285 A JP 8702285A JP S61245596 A JPS61245596 A JP S61245596A
Authority
JP
Japan
Prior art keywords
flexible
flexible substrate
mounting
board
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8702285A
Other languages
English (en)
Inventor
野沢　一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8702285A priority Critical patent/JPS61245596A/ja
Publication of JPS61245596A publication Critical patent/JPS61245596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層実装構造に関する。
〔発明の概要〕
本発明は、多層実装構造において、可撓性のない実装基
板上に、独自の回路を構成している可撓性のある実装基
板を、複数、はり合わせ、ピンにより接続をとることに
より、実装後の基板の厚みを薄くかつ検査をしやすくし
たものである。
〔従来技術〕
従来、可撓性のない基板同志をピンで接続する方法と、
可撓性のない基板に可撓性のある基板を直接ハンダ付け
する方法が知られていた。
又、基板自体を多層にするものも知られていた。−〔発
明が解決しようとする問題点および目的〕従来の可撓性
のない基板同志をピンで接続する方法は、基板の厚み、
素子の厚みにより、実装後の厚みが増大していくという
問題点があり、可撓性のない基板に可撓性のある基板を
直接ハンダ付けする方法では、ハンダ付はパターンを基
板両面につけると、ハンダ付けの際、最初にハンダ付け
をした部分が熱によりはがれてしまうという点から多層
化が困難であるという問題点があった。又、基板自体を
多層にするものでは、基板製造時に熱圧着するために、
多層にすればするほど、位置精度ができなくなるという
問題点があった。
本発明は、従来のこのような問題点を解決することを目
的としている。
〔問題点を解決するための手段〕
本発明の多層実装方法は、複数の可撓性があり、独自の
回路を構成する実装基板を、可撓性のない実装基板には
り合わせ、ピンにより接続をとることを特徴とする。
〔実施例〕
第１図は、本発明の実施例を示す図であって、可撓性の
ない基板１上に接続ピン２を立て、可撓性のある基板４
をはりあわせる。その上に別の回路を構成している可撓
性のある基板６をはりあわせる。このとき、可撓性のな
い基板１上の素子乙の高さに応じ、可撓性のある基板４
の一部に穴をあげておく。又、可撓性のある基板４上の
素子５の高さに応じて、可撓性のある基板６にも穴をあ
けておく。
〔発明の効果〕
上述の如く、本発明によれば、実装後の厚みを薄くしつ
つ、多層にできるという効果があり、実装面積、密度と
も向上できる。
【図面の簡単な説明】
第１図は、本発明の実施例を示す断面図。 １、　可撓性のない基板 ２、　接続ピン ６゜　素子 ４、　可撓性のある基板 ５、素子 ６、可撓性のある基板 Ｚ　素子。 以上

Claims (1)

    【特許請求の範囲】
  1. 　複数の可撓性があり、独自の回路を構成する実装基板
    を、可撓性のない実装基板にはりあわせ、ピンにより接
    続をとることを特徴とする多層実装構造。
JP8702285A 1985-04-23 1985-04-23 多層実装構造 Pending JPS61245596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8702285A JPS61245596A (ja) 1985-04-23 1985-04-23 多層実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8702285A JPS61245596A (ja) 1985-04-23 1985-04-23 多層実装構造

Publications (1)

Publication Number Publication Date
JPS61245596A true JPS61245596A (ja) 1986-10-31

Family

ID=13903332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8702285A Pending JPS61245596A (ja) 1985-04-23 1985-04-23 多層実装構造

Country Status (1)

Country Link
JP (1) JPS61245596A (ja)

Similar Documents

Publication Publication Date Title
JPS594873B2 (ja) 印刷配線板
JPH08191186A (ja) 多層配線基板
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JPH05136558A (ja) プリント板ユニツトの実装方法
JPH0351988Y2 (ja)
JPH062222Y2 (ja) 多重基板回路モジュール
JPS6298791A (ja) 可撓性プリントシ−ト
JPS6352795B2 (ja)
JPS60180186A (ja) プリント基板
JP2001044361A (ja) 積層マルチチップ半導体装置
JPS59180470U (ja) プリント基板の接続構造
JP2530783Y2 (ja) チップ部品の実装構造
JPS5920671U (ja) プリント配線板
JPH064581Y2 (ja) 半導体ユニットの連結構造
JPS58216495A (ja) プリント配線基板
JPH02216891A (ja) 回路基板の接続方法
JPS6130093A (ja) 複合ハイブリツド基板
JPS59140466U (ja) 回路基板接続装置
JPS61139093A (ja) セラミツク多層印刷配線板
JPS5812973U (ja) 多層プリント基板
JPS59211295A (ja) 無半田接続プリント配線板
JPH0330348A (ja) 半導体装置の製造方法
JPS61131493A (ja) 印刷配線板
JPH06103795B2 (ja) 多層配線基板の構造