JPS61250748A - 情報処理装置のメモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、電子計算機などの情報処理装置におけるメモ
リアクセス方式に関するものである。

従来の技術 中央処理装置と、この中央処理装置によってアクセスさ
れる主記憶装置とを備える汎用の情報処理装置において
は、処理状況の監視や処理の変更などのため、処理実行
中に、操作盤等の周辺装置から、中央処理装置を介して
主記憶装置内の情報を読取ったり、そこに書込んだりで
きるようになっている。

従来、このような中央処理装置を介する周辺装置からの
メモリアクセス（以下「外部アクセス」と略称する）は
、中央処理装置に割込みを発生させることにより行なわ
れていた。

発明が解決しようとする問題点 上記従来の外部アクセス方式は、中央処理装置に対する
割込みによっているため、中央処理装置がメモリアクセ
スを開始した後にそのような割込みが発生すると、アド
レスレジスタやデータレジスタの内容の退避や復元とい
う余分な処理が必要になり、外部アクセスが頻繁になる
につれて情報処理装置全体の処理速度が低下するという
問題がある。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決す本発明のメモリアクセス
方式は、中央処理装置が、外部アクセス要求に基づかな
い主記憶装置へのアクセスを開始したのちは後発的に生
じた外部アクセス要求を無視することにより、アドレス
レジスタの退避や復元などの処理を不要とし、情報処理
装置全体の処理速度を向上させるように構成されている
。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例が適用される情報処理装置
の構成を示すブロック図である。

この情報処理装置は、中央処理装置１と、この中央処理
装置１によってアクセスされる主記憶装置２と、外部ア
クセスの要求をこの中央処理装置１に発する操作盤３と
を備えている。

中央処理装置１は、主記憶装置２に連なるアドレスバス
４ａに出力するメモリアドレス保持するためのアドレス
レジスタ１ａと、データバス４ｂを介して主記憶装置２
との間でデータを授受するためのデータレジスタ１ｂを
備えている。この中央処理装置１は汎用のものであるた
め、他の各種レジスタ群、演算部、タイミング及び制御
部など残余の慣用的な部分は全て図示が省略されている
。

制御盤３は、中央処理装置ｌに外部アドレス要求等を発
するためのキ一部３ａと、中央処理装置１から受けたデ
ータやキ一部３ａからの入力データを表示するための表
示部３ｂを備えている。操作盤３から発せられた外部ア
クセス要求は、中央処理袋ｗ、１に割込みを発生させる
。

中央処理装置１は、図示しない命令デコーダによる解読
結果が主記憶装置２へのアクセス（以下「内部アクセス
」と略称する）である場合、又は操作盤３から発せられ
た外部アクセス要求に基づく割込みが発生した場合には
、第２図のフローチャートに例示するようなメモリアク
セス・ルーチンを開始する。

まず、判定ステップ１１において、このルーチンの開始
原因が内部アクセス要求に基づくものか外部アクセス要
求に基づくものかが、割込みの発生の有無によって判定
される。内部アクセス要求に基づく場合には、次のステ
ップ１３において、後発的に発生するかもしれない外部
アクセス要求に基づく割込みがマスクされる。引続き、
ステップ１４において、図示しないレジスタ群の一つか
らアドレスレジスタｌａに所定のメモリアドレスが設定
されたのち、ステップ１５において主記憶袋Ｒ２へのア
クセスが行われる。

なお、この内部アクセスが書込みであるか読出しである
かに応じて、ステップ１５の前後でデータレジスタ１ｂ
に対する書込み／続出しデータの転送が行われるが、煩
雑化を避けるためそれらのステップについては図示が省
略されている。

中央処理装置１は、上記メモリアクセスを終了すると、
最終ステップ１６において外部アクセス要求に基づく割
込みに対するマスクを解除したのち、このメモリアクセ
ス・ルーチンを終了する。

一方、中央処理装置１は、ステップ１１において、外部
アクセスが要求されていることを対応の割込みの存在に
よって識別すると、ステップ１７に進み、ここで、操作
盤３から指定されたメモリアドレスを受信する。この受
信アドレスは、ステップ１８においてアドレスレジスタ
１ａに設定され、次のステップ１９において主記憶袋Ｒ
２へのアクセスが行われる。

なお、上記内部アクセスの場合と同様に、外部アクセス
が書込みであるか読出しであるかに応じて、ステップ１
９の前後で操作盤３．データレジスタ１ｂ及び主記憶装
置２間の書込み／続出しデータの転送が行われるが、煩
雑化を避けるためそれらのステップについては図示が省
略されている。

以上、外部アクセス要求によって割込みを発生させると
共に、内部アクセスの間は後発の外部アクセス要求に基
づく割込みをマスクする構成を例示したが、これに代え
て、外部アクセスの要求の有無をフラグのセットによっ
て単に表示させ、内部アクセスの直前に必ずこのフラグ
を検査し、これがセットされている場合には外部アクセ
スを優先的に行う方式としてもよい。

すなわち、第３図のフローチャートに例示するように、
内部アクセスの開始の直前（レジスタ１ａ・　１ｂへの
アドレスやデータの設定の直前）に、ステップ２１にお
いてフラグのセットの有無が判定され、セットされてい
ない場合にはステップ２２において内部アクセスが行わ
れ処理が終了する。

一方、フラグがセットされている場合には、ステップ２
３において外部アクセスが優先的に行われる。この外部
アクセスの終了に伴い自動的に、あるいは操作盤３から
の手動操作によりフラグがリセットされると、ステップ
２２において、レジスタｌａ、ｌｂへのアドレスとデー
タの設定で開始される内部アクセスが行われる。

発明の効果 以上詳細に説明したように、本発明のメモリアクセス方
式は、中央処理装置が、主記憶装置へのアクセスを一旦
開始したのちはその終了まで外部アクセス要求を無視す
る構成であるから、後発的な外部アクセス要求に伴うア
ドレスレジスタやデータレジスタの内容の退避や復元な
どの処理が一切不要となり、情報処理装置全体の処理速
度が向上するという効果が奏される。

【図面の簡単な説明】

第１図は本発明の一実施例のメモリアクセス方式が適用
される情報処理装置の構成を示すブロック図、第２図は
上記実施例の動作を説明するためのフローチャート、第
３図は本発明の他の実施例を説明するためのフローチャ
ートである。 １・・中央処理装置、２・・主記憶装置、３・・操作盤
、ｌａ・・アドレスレジスタ、ｌｂ・・データレジスタ
、３ａ・・キ一部、３ｂ・・表示部。 へ撞イ゛

Claims (1)

1. 【特許請求の範囲】 中央処理装置と、この中央処理装置によってアクセスさ
   れる主記憶装置と、中央処理装置を介する主記憶装置へ
   のアクセス要求をこの中央処理装置に発する周辺装置と
   を備えた情報処理装置において、 中央処理装置は、前記周辺装置からの要求に基づかない
   主記憶装置へのアクセスを開始したのちはこのアクセス
   が終了するまで、前記周辺装置から発せられるアクセス
   要求を無視することを特徴とする情報処理装置のメモリ
   アクセス方式。