JPH02118729A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02118729A JPH02118729A JP63271011A JP27101188A JPH02118729A JP H02118729 A JPH02118729 A JP H02118729A JP 63271011 A JP63271011 A JP 63271011A JP 27101188 A JP27101188 A JP 27101188A JP H02118729 A JPH02118729 A JP H02118729A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- virtual register
- holding
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はメモリ上に設定された仮想レジスタを！Ｏアク
セス命令によりアクセスする情報処理装置に関する。
セス命令によりアクセスする情報処理装置に関する。
［従来の技術］
仮想レジスタとは、従来ハードウェアで構成されていた
レジスタをメモリ上に設定したものであり、仮想レジス
タを読出す場合、ＩＯアクセス命令実行により割込みを
発生させ、割込みルーチン内で仮想レジスタのデータを
、格納先である実レジスタへ転送する。
レジスタをメモリ上に設定したものであり、仮想レジス
タを読出す場合、ＩＯアクセス命令実行により割込みを
発生させ、割込みルーチン内で仮想レジスタのデータを
、格納先である実レジスタへ転送する。
従来技術では、ハードウェアによって格納されるＩＯア
クセス命令の次の番地すなわち割込みからのもどり番地
をもとに、マイクロプログラムがＩＯアクセス命令の番
地を算出し、該ＩＯ命令を命令メモリから読出し、仮想
レジスタから読出したデータを格納する実レジスタのア
ドレスを算出していた。
クセス命令の次の番地すなわち割込みからのもどり番地
をもとに、マイクロプログラムがＩＯアクセス命令の番
地を算出し、該ＩＯ命令を命令メモリから読出し、仮想
レジスタから読出したデータを格納する実レジスタのア
ドレスを算出していた。
［発明が解決しようとする課題］
上述した従来の仮想レジスタの読出し方式では、実レジ
スタのアドレスを算出する為に、割込みルーチンで動作
するマイクロプログラムのダイナミツクステップ数が増
えるという欠点がある。
スタのアドレスを算出する為に、割込みルーチンで動作
するマイクロプログラムのダイナミツクステップ数が増
えるという欠点がある。
［課題を解決するための手段］
本発明による情報処理装置は、
メモリ上に設定された仮想レジスタを■０アクセス命令
によりアクセスする情報処理装置において、 ＩＯアクセス命令を実行した直後、割込みを発生する割
込み発生手段と、 上記仮想レジスタのアドレスを保持するアドレス保持手
段と、 上記ＩＯアクセス命令内の実レジスタ識別部を保持する
命令保持手段とを有している。
によりアクセスする情報処理装置において、 ＩＯアクセス命令を実行した直後、割込みを発生する割
込み発生手段と、 上記仮想レジスタのアドレスを保持するアドレス保持手
段と、 上記ＩＯアクセス命令内の実レジスタ識別部を保持する
命令保持手段とを有している。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。
示すブロック図である。
本実施例の情報処理装置は、命令及びデータ保持用のメ
モリ部１と、メモリ部１から読出される命令を保持する
命令保持部２と、命令を実行するプロセッサ部３と、プ
ロセッサ部３が仮想レジスタをアクセスしたことを検出
し割込みを発生する割込み発生部４と、プロセッサ部３
が出力する仮想レジスタアドレスを保持するアドレス保
持部５と、アドレス信号線６と、データバス７とで構成
されている。
モリ部１と、メモリ部１から読出される命令を保持する
命令保持部２と、命令を実行するプロセッサ部３と、プ
ロセッサ部３が仮想レジスタをアクセスしたことを検出
し割込みを発生する割込み発生部４と、プロセッサ部３
が出力する仮想レジスタアドレスを保持するアドレス保
持部５と、アドレス信号線６と、データバス７とで構成
されている。
以下、第１図を参照して、本実施例の情報処理装置の動
作を説明する。
作を説明する。
プロセッサ部３は仮想レジスタの読出しを行う場合、デ
ータバス７の使用権をデータバス管理部（図示せず）に
要求する。
ータバス７の使用権をデータバス管理部（図示せず）に
要求する。
データバス管理部からの使用許可を受領すると、仮想レ
ジスタのアドレスをアドレス信号線６に出力する。アド
レス保持部５はＩＯアクセス命令によるアドレス出力で
あることを検出し、該アドレスを保持する。もちろん、
仮想レジスタアクセスの場合のみ該アドレスを保持する
ように構成しても良い。
ジスタのアドレスをアドレス信号線６に出力する。アド
レス保持部５はＩＯアクセス命令によるアドレス出力で
あることを検出し、該アドレスを保持する。もちろん、
仮想レジスタアクセスの場合のみ該アドレスを保持する
ように構成しても良い。
さて、割込み発生部４は仮想レジスタへのアクセス命令
が実行されたことを検出し、プロセッサ部３に割込みを
発生する。
が実行されたことを検出し、プロセッサ部３に割込みを
発生する。
データバス管理部が、バスアクセスを終了させダミーデ
ータをプロセッサ部３に引き取らせると、ＩＯアクセス
命令は終了し、割込みが受付けられる。
ータをプロセッサ部３に引き取らせると、ＩＯアクセス
命令は終了し、割込みが受付けられる。
割込み処理ルーチンでは、アドレス保持部５から仮想レ
ジスタのアドレスを読み込み、メモリ部１上のアドレス
に換算し、メモリ部１の内容すなわち仮想レジスタの内
容を取り出す。さらに、命令保持部２の内容を読み込み
、割込み前のプログラムがどの実レジスタを使用してい
たかを知り、仮想レジスタの内容を該実レジスタに書込
み、割込みルーチンを終了する。
ジスタのアドレスを読み込み、メモリ部１上のアドレス
に換算し、メモリ部１の内容すなわち仮想レジスタの内
容を取り出す。さらに、命令保持部２の内容を読み込み
、割込み前のプログラムがどの実レジスタを使用してい
たかを知り、仮想レジスタの内容を該実レジスタに書込
み、割込みルーチンを終了する。
以上の結果、目的とする実レジスタに仮想レジスタの内
容が読み込める。
容が読み込める。
自明ではあるが、命令保持部２は、実レジスタアドレス
識別部のみを保持するだけで良い。
識別部のみを保持するだけで良い。
［発明の効果］
以上説明したように本発明は、仮想レジスタアクセス時
の命令を保持することにより、マイクロプログラムのダ
イナミックステップ数を削減できるという効果がある。
の命令を保持することにより、マイクロプログラムのダ
イナミックステップ数を削減できるという効果がある。
第１図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。 １・・・メモリ部、２・・・命令保持部、３・・・プロ
セッサ部、４・・・割込み発生部、５・・・アドレス保
持部、６・・・アドレス信号線、７・・・データバス。
示すブロック図である。 １・・・メモリ部、２・・・命令保持部、３・・・プロ
セッサ部、４・・・割込み発生部、５・・・アドレス保
持部、６・・・アドレス信号線、７・・・データバス。
Claims (1)
- 【特許請求の範囲】 １、メモリ上に設定された仮想レジスタをＩＯアクセス
命令によりアクセスする情報処理装置において、 上記ＩＯアクセス命令を実行した直後、割込みを発生す
る割込み発生手段と、 上記仮想レジスタのアドレスを保持するアドレス保持手
段と、 上記ＩＯアクセス命令内の実レジスタ識別部を保持する
命令保持手段と を含むことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271011A JPH02118729A (ja) | 1988-10-28 | 1988-10-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271011A JPH02118729A (ja) | 1988-10-28 | 1988-10-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02118729A true JPH02118729A (ja) | 1990-05-07 |
Family
ID=17494168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271011A Pending JPH02118729A (ja) | 1988-10-28 | 1988-10-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02118729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024185295A1 (ja) * | 2023-03-09 | 2024-09-12 | ソニーグループ株式会社 | プロセッサおよびコンピュータシステム |
-
1988
- 1988-10-28 JP JP63271011A patent/JPH02118729A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024185295A1 (ja) * | 2023-03-09 | 2024-09-12 | ソニーグループ株式会社 | プロセッサおよびコンピュータシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011613A (ko) | 데이터 처리장치 | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPS601655B2 (ja) | デ−タプリフェツチ方式 | |
| JPS61217834A (ja) | デ−タ処理装置 | |
| JP2780895B2 (ja) | データ処理装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPS62221751A (ja) | ペ−ジング方式 | |
| JP3171289B2 (ja) | 情報処理装置 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPH02120937A (ja) | 情報処理装置 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH0364903B2 (ja) | ||
| JPS62219032A (ja) | 初期診断方式 | |
| JPH048825B2 (ja) | ||
| JPS54105443A (en) | Stacker for controlling order of program execution | |
| JPH024011B2 (ja) | ||
| JPS6349942A (ja) | 演算処理装置 | |
| JPS59114622A (ja) | イニシヤルマイクロプログラムロ−デイング方式 | |
| JPH01193943A (ja) | マイクロコンピュータ | |
| JPH03259491A (ja) | メモリ制御装置 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPS61188630A (ja) | 引数チエツク方式 | |
| JPS6158039A (ja) | マイクロプログラム制御装置 | |
| JPH0479022B2 (ja) |