JPS6112045A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JPS6112045A JPS6112045A JP59131874A JP13187484A JPS6112045A JP S6112045 A JPS6112045 A JP S6112045A JP 59131874 A JP59131874 A JP 59131874A JP 13187484 A JP13187484 A JP 13187484A JP S6112045 A JPS6112045 A JP S6112045A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- bump electrode
- metal
- plasma
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、ホトリソグラフィを行ないバンプ電極を形
成するバンプ電極の形成方法に関する0(従来の技術) 半導体装置の実装技術は金線あるいはアルミ線の細線を
ワイヤポンディング装置で半導体装置のポンディングパ
ッド部にボンディングする方法と、混成集積回路(ハイ
ブリッドIC)や多数ピン構造のパッケージおよびマル
チチップの実装技術上従来と異なシ、ボンティングパッ
ド部にバンプ電極を形成して、前者のように細線を使用
しないボンディング法の二つがある。
成するバンプ電極の形成方法に関する0(従来の技術) 半導体装置の実装技術は金線あるいはアルミ線の細線を
ワイヤポンディング装置で半導体装置のポンディングパ
ッド部にボンディングする方法と、混成集積回路(ハイ
ブリッドIC)や多数ピン構造のパッケージおよびマル
チチップの実装技術上従来と異なシ、ボンティングパッ
ド部にバンプ電極を形成して、前者のように細線を使用
しないボンディング法の二つがある。
後者の電極形成の従来の製造方法において説明すると、
一般の半導体装置の製造工程であるホトリングラフィは
シリコン基板にホトレジストをコーティング、シ、マス
ク合せ装置を使用して、マスク基板を合せて露光し現像
する。
一般の半導体装置の製造工程であるホトリングラフィは
シリコン基板にホトレジストをコーティング、シ、マス
ク合せ装置を使用して、マスク基板を合せて露光し現像
する。
現像で得られたホトレジストを塗布を利用して、ノリー
ンのi川面の処理(たとえば、 5iCh膜ならフッ酸
においてエツチングをする)工程を行なう。
ンのi川面の処理(たとえば、 5iCh膜ならフッ酸
においてエツチングをする)工程を行なう。
第5図し)ニこのようにホトリソグラフィのホトレジス
トを塗布を利用して形成するバンプ電極の製造工程(途
中)を表わす断面図である。この第5図(4)において
、1は半導体装置の基板(ウェハ)であシ、この基板1
上にシリコン酸化膜2を形成し、その上にポンディング
パッド部のメタル3を形成する。メタル3はバンプ電極
形成領域である(一般にアルミニウムである)0こ のメタル3の形成後、全面に表面保護膜4を形成し、メ
タル3の部分が露出するようにパターニングする。この
表面保護膜4け5iOz膜またはPSG膜である。
トを塗布を利用して形成するバンプ電極の製造工程(途
中)を表わす断面図である。この第5図(4)において
、1は半導体装置の基板(ウェハ)であシ、この基板1
上にシリコン酸化膜2を形成し、その上にポンディング
パッド部のメタル3を形成する。メタル3はバンプ電極
形成領域である(一般にアルミニウムである)0こ のメタル3の形成後、全面に表面保護膜4を形成し、メ
タル3の部分が露出するようにパターニングする。この
表面保護膜4け5iOz膜またはPSG膜である。
次いで、全面に接合用メタル5を形成するー この接合
用メタル5にアルミニウムであル膜厚は0.8μ〜1.
0μである。
用メタル5にアルミニウムであル膜厚は0.8μ〜1.
0μである。
また、6はバンプ電極メタルの拡散防止用メタルで、2
層構造をしている。メタル材は一般KCrまたはTiと
Cu 、 Ni ’p Ptなどが用いられる。
層構造をしている。メタル材は一般KCrまたはTiと
Cu 、 Ni ’p Ptなどが用いられる。
このバンプ電極メタル6の形成後、ホトレジスト7を塗
布する。このホトレジストアはホトリソグラフィ工程の
ホトレジストで、ポジ型レジストである。ボッ型レジス
トは、有機溶剤(アセトン)で容易に除去できるととも
にメタル材の損傷や変色を起すことがない。
布する。このホトレジストアはホトリソグラフィ工程の
ホトレジストで、ポジ型レジストである。ボッ型レジス
トは、有機溶剤(アセトン)で容易に除去できるととも
にメタル材の損傷や変色を起すことがない。
ネガ型レジストは、除去剤として、硫酸と過酸化水素の
混合液が使用されるため、メタル材の損傷や変色を起す
。これがネガ型レジストでなぐポジ型レジストを使用す
る理由である。
混合液が使用されるため、メタル材の損傷や変色を起す
。これがネガ型レジストでなぐポジ型レジストを使用す
る理由である。
ボッ型レジストは一般にメタル材への密着はよいと言わ
れるが、バンプ電極形成領域のように下地部分が凹凸で
ある場合および電極拡散防止用メタル6のを塗布に対し
て、バンプ電極形成を塗布が接近している場合は、ホト
レジ“ストの現像・やターンは、メタル材に対してしば
しば密着性が劣り、エツチング液やメッキ液がしみ込む
問題がある。
れるが、バンプ電極形成領域のように下地部分が凹凸で
ある場合および電極拡散防止用メタル6のを塗布に対し
て、バンプ電極形成を塗布が接近している場合は、ホト
レジ“ストの現像・やターンは、メタル材に対してしば
しば密着性が劣り、エツチング液やメッキ液がしみ込む
問題がある。
このしみ込み防止には、たとえば、一般に密着性向上剤
として有機70ルシランやヘキサメチルジシラザンがボ
ッ型およびネガ型ホトレジスト、%にボッ型ホトレジス
トの密着性向上に使用されることは、周知の事実である
。
として有機70ルシランやヘキサメチルジシラザンがボ
ッ型およびネガ型ホトレジスト、%にボッ型ホトレジス
トの密着性向上に使用されることは、周知の事実である
。
第5図(至)の7aはホトレジストの現像を塗布であ、
9,7bは隣接のノ母ターンである。この部分にパンツ
電極を電解メッキで形成させる。
9,7bは隣接のノ母ターンである。この部分にパンツ
電極を電解メッキで形成させる。
この場合一般にバンプ電極材は、金または鉛−錫合金で
ある。電解メッキ工程が終了し、ホトレジストをアセト
ンで除去した後のバンプ電極の形成状態を第5図■およ
び第5図C)K示す。
ある。電解メッキ工程が終了し、ホトレジストをアセト
ンで除去した後のバンプ電極の形成状態を第5図■およ
び第5図C)K示す。
第5図03)は断面図であシ、第5図C)は平面図であ
る。この第5図ノ〕、第5図C)において、8はバンプ
電極、9はバンプ電極材のメタルがホトレゾストの密着
性が悪いためメッキ液のしみ込みによシ成長したもので
ある。また、10は隣地のバンプ電極形成部がしみ込み
でメタルが成長したものである。
る。この第5図ノ〕、第5図C)において、8はバンプ
電極、9はバンプ電極材のメタルがホトレゾストの密着
性が悪いためメッキ液のしみ込みによシ成長したもので
ある。また、10は隣地のバンプ電極形成部がしみ込み
でメタルが成長したものである。
°また。1ltfポンプイングツ母ツド部(バンプ電極
形成領域)と内部半導体素子とを結ぶメタル配線(アル
ミニウム)のノやターンである。
形成領域)と内部半導体素子とを結ぶメタル配線(アル
ミニウム)のノやターンである。
(発明が解決しようとする問題点)
以上のように、ホトレジストの密着性が劣り、メタル9
と10の成長部分が接触し、電気的短絡を起こす。
と10の成長部分が接触し、電気的短絡を起こす。
また、バンプ電極8の形成不良として、チップ外観選別
で不良となる。ホトリソグラフィ工程の再処理率が高く
なる。このように密着性が悪りための欠点がある。
で不良となる。ホトリソグラフィ工程の再処理率が高く
なる。このように密着性が悪りための欠点がある。
この発明の目的は、ホトレジ”ストの密着性を良くシ、
バンプ電極の形成がホトレジストI4ターン通シの良好
な形状になり得るバンプ電極の形成方−法を得ることに
ある。
バンプ電極の形成がホトレジストI4ターン通シの良好
な形状になり得るバンプ電極の形成方−法を得ることに
ある。
(問題点を解決するための手段)
この発明の要点は、バンプ電極の形成の際の保護となる
ホトレジストを半導体基板にコーティングする前にプラ
ズマ灰化装置を使用し所定時間プラズマを照射すること
にある。
ホトレジストを半導体基板にコーティングする前にプラ
ズマ灰化装置を使用し所定時間プラズマを照射すること
にある。
(作用)
このようにすれば、半導体基板とホトレジストの密着性
が向上し、これにともない、ホトレジスト/母ターン通
シの良好な形状にバンプ電極が形成される。
が向上し、これにともない、ホトレジスト/母ターン通
シの良好な形状にバンプ電極が形成される。
(実施例)
以下、この発明のバンプ電極の形成方法の実施例につい
て図面に基づき説明する。第1図(4)ないし第1図8
はその一実施例の工程説明図である。
て図面に基づき説明する。第1図(4)ないし第1図8
はその一実施例の工程説明図である。
まず、第1図(4)において′、基板21上にシリコン
酸化jil[22を形成した後、ポンプイングツぐラド
部のメタル23をパンツ電極形成領域に形成する。
酸化jil[22を形成した後、ポンプイングツぐラド
部のメタル23をパンツ電極形成領域に形成する。
次に、第1図の)に示すように基板21に表面保護膜(
5ins膜また#−!PSG膜)24t−1成し、必要
とする部分にホトリソグラフィで窓25a。
5ins膜また#−!PSG膜)24t−1成し、必要
とする部分にホトリソグラフィで窓25a。
25bをあける。
次に、第1図C)K示すように、アルミ蒸着M26を全
面に生成する。このアルミ蒸着膜26は接合用メタルと
言う。このアルミ蒸着膜26の上にホトリソグラフィ用
のホトレジスト27(ポジ型AZ1350Jシュプレー
社製品名などである)を塗布する。
面に生成する。このアルミ蒸着膜26は接合用メタルと
言う。このアルミ蒸着膜26の上にホトリソグラフィ用
のホトレジスト27(ポジ型AZ1350Jシュプレー
社製品名などである)を塗布する。
次に、第1図OK示すように、ホトリソグラフィでホト
レジスト27にノ母ターンを形成し、さらにその上にバ
ンプ電極のメタル拡散防止用のメタル28を一般に二層
構造で蒸着する。
レジスト27にノ母ターンを形成し、さらにその上にバ
ンプ電極のメタル拡散防止用のメタル28を一般に二層
構造で蒸着する。
次に、第1図■に示すように、ホトレゾスト27を有機
溶剤(アセトンなど)で除去すると、メタルのノやター
ンが残る。一般にこれをリフトオフという。
溶剤(アセトンなど)で除去すると、メタルのノやター
ンが残る。一般にこれをリフトオフという。
次に、第1図■に示すように、プラズマ灰化装置で、矢
印Aで示すようにプラズマ照射をする。
印Aで示すようにプラズマ照射をする。
このプラズマ灰化装置は第2図に詳細に示されている。
この第2図におりて、31は反応管であシ、この反応管
31にはプラズマ発生のための電極32が設けられてお
り、この電極32に所定の電圧がf 5 X7発振器に
ょシ供給するようにしている。
31にはプラズマ発生のための電極32が設けられてお
り、この電極32に所定の電圧がf 5 X7発振器に
ょシ供給するようにしている。
このプラズマ発振器の供給によシ反応管31内でプラズ
マを発生するようにしている。
マを発生するようにしている。
プラズマ反応管31内には、0寓ガス配管34を通して
0雪ガスが導入され、排気口35には真空ボンf(図示
せず)カミ連結されている。この真空ポンプによシ、反
応管31内のガスを除去するようにしている。
0雪ガスが導入され、排気口35には真空ボンf(図示
せず)カミ連結されている。この真空ポンプによシ、反
応管31内のガスを除去するようにしている。
反応管31内には被プラズマ処理物33が収納される。
このプラズマ処理物33は治具に塔載し友手導体基板で
ある。
ある。
このようなプラズマ灰化装置は反応管型で半導体基板3
3’i50枚〜100枚並べて、同時処理が可能である
。
3’i50枚〜100枚並べて、同時処理が可能である
。
この場合のプラズマ発振器Eの出力は400〜500w
、反応管31内の真空度は0.8〜1.0Torr
であシ、ガス4けO!ガスを使用する。処理時間は0.
5〜1.0分である。
、反応管31内の真空度は0.8〜1.0Torr
であシ、ガス4けO!ガスを使用する。処理時間は0.
5〜1.0分である。
次に、第1図旬に示すように、ホトレジスト29をコー
ティングし、マスク合せ、N元、現像をして、ホトレジ
ストを塗布30a、30b′ft形成する0このホトレ
ジストパターy30a、Mbは現像でホトレジスト29
が溶解除去された部分()ぐターン)である。
ティングし、マスク合せ、N元、現像をして、ホトレジ
ストを塗布30a、30b′ft形成する0このホトレ
ジストパターy30a、Mbは現像でホトレジスト29
が溶解除去された部分()ぐターン)である。
このホトレジストを塗布30a、30bを利用して、第
1図0に示すように金メッキ31を行なう。この第1図
0け正常に金メッキ31が行なわれ、ホトレジスト29
を除去した状態の断面図である。
1図0に示すように金メッキ31を行なう。この第1図
0け正常に金メッキ31が行なわれ、ホトレジスト29
を除去した状態の断面図である。
第1の実施例はバンプ電極の形成方法のホトリソグラフ
ィ工程において、一般にホトレジストコーティング前に
1500〜200℃の高温ベーキングをするが、このベ
ーキングにとって代ってプラズマ灰化装置でプラズマ処
理をする。その後にレソストコーティングを行なうよう
にしている。
ィ工程において、一般にホトレジストコーティング前に
1500〜200℃の高温ベーキングをするが、このベ
ーキングにとって代ってプラズマ灰化装置でプラズマ処
理をする。その後にレソストコーティングを行なうよう
にしている。
一般にプラズマによる処理は、発生した活性種、たとえ
ばイオン、電子、ラジカルなどが基板物質と反応して揮
発性物質をつくれば表面の物質は除去されていく。
ばイオン、電子、ラジカルなどが基板物質と反応して揮
発性物質をつくれば表面の物質は除去されていく。
たとえば、基板に有機性物質がある場合は、プラズマで
活性化された酸素によシ有機物ThC0!、H80とし
て除去されることは知られている。
活性化された酸素によシ有機物ThC0!、H80とし
て除去されることは知られている。
この発#Jは、バンプ電極の一形成工程において、高温
熱処理(たとえば半導体装置のM OSデバイス特性閾
値電圧1丁を安定化させるために行なうH2雰囲気での
高温処理)を施した後、ホトレジストのコーティング前
にメッキ工程のためのホトリングラフィ工程を行なう場
合、プラズマ灰化装置でプラズマ処理をすることで、ホ
トレジストの密着性を向上させる。
熱処理(たとえば半導体装置のM OSデバイス特性閾
値電圧1丁を安定化させるために行なうH2雰囲気での
高温処理)を施した後、ホトレジストのコーティング前
にメッキ工程のためのホトリングラフィ工程を行なう場
合、プラズマ灰化装置でプラズマ処理をすることで、ホ
トレジストの密着性を向上させる。
半導体装置の基板上のバンプ電極形成領域の拡散防止用
メタルの表面を清浄にするとともに、第3図に示すよう
に、疎水性であったものが親水性に変化をし、ホトレジ
“スト液のしみわたシを良好にする。この第3図は半導
体基板上にホトレジストを滴下した場合、ある面積に広
がるまでの時間を表わしたもので、プラズマ照射未処理
と出力に水準をとって表わしている。
メタルの表面を清浄にするとともに、第3図に示すよう
に、疎水性であったものが親水性に変化をし、ホトレジ
“スト液のしみわたシを良好にする。この第3図は半導
体基板上にホトレジストを滴下した場合、ある面積に広
がるまでの時間を表わしたもので、プラズマ照射未処理
と出力に水準をとって表わしている。
このように、親水性になるので、ホトレジストは、下地
メタルの界面まで入シ込み、密着性をよくするので、金
メッキ中メッキ液のしみ込みがなく、バンプ電極が正常
な形状で形成できる。
メタルの界面まで入シ込み、密着性をよくするので、金
メッキ中メッキ液のしみ込みがなく、バンプ電極が正常
な形状で形成できる。
金メッキのためのホトリソグラフィ工程における現像後
の顕微鏡検査で、ホトレジ“ストの密着性が確認できる
ため、従来は現像後検査で不良ロットは再処理をしてい
た。
の顕微鏡検査で、ホトレジ“ストの密着性が確認できる
ため、従来は現像後検査で不良ロットは再処理をしてい
た。
しかし、この発明によると、第4図に示すように、ホト
リソグラフィ再処理率の低減、バンプ電極の形状不良が
減少できて、歩留シの向上になる0すなわち、第4図は
、従来法とこの発明の方法とによるホトリソグラフィ再
処理率およびバンプ電i不良率を示し、従来法によれば
、再処理率が32チ、電極形状不良率が5%だったのが
、この発明の方法によれば前者が0%、後者が1%とな
る。
リソグラフィ再処理率の低減、バンプ電極の形状不良が
減少できて、歩留シの向上になる0すなわち、第4図は
、従来法とこの発明の方法とによるホトリソグラフィ再
処理率およびバンプ電i不良率を示し、従来法によれば
、再処理率が32チ、電極形状不良率が5%だったのが
、この発明の方法によれば前者が0%、後者が1%とな
る。
この発明は半導体装置の基板とホトレジスト29の密着
性が増加するため、金メツキ用のホトリングラフィ工程
だけでなく、半導体装置のホトリソクラフイで利用でき
る。
性が増加するため、金メツキ用のホトリングラフィ工程
だけでなく、半導体装置のホトリソクラフイで利用でき
る。
(発明の効果)
この発明は以上説明したように、バンプ電極の形成の際
の保護膜となるレソストを半導体基板にコーティングす
る前にプラズマ灰化装置を使用して所定時間プラズマ照
射するようにしたので、半導体基板とホトレジストの密
着性を向上でき、これにともない、バンプ電極の形成が
ホトレソストを塗布通シの良好な形状にできる利点があ
る。
の保護膜となるレソストを半導体基板にコーティングす
る前にプラズマ灰化装置を使用して所定時間プラズマ照
射するようにしたので、半導体基板とホトレジストの密
着性を向上でき、これにともない、バンプ電極の形成が
ホトレソストを塗布通シの良好な形状にできる利点があ
る。
第1図(4)ないし第1図([(lはこの発明のバンプ
電極の形成方法の一実施例の工程説明図、第2図は同上
バンプ電極の形成方法に適用されるプラズマ灰化装置の
構成を示す断面図、第3図は同上プラズマ電極の形成方
法を説明するためめ半導体基板上にホトレジストを滴下
した場合にある面積に広がるまでの時間を示す図、第4
図はホトリソグラフィ工程におりるホトリングラフィ再
処理率とバンプを極刑状不良率を従来とこの発明のバン
プ電極の形成方法とを比較して示した図、第5図(4)
ないし第5図C)は従来のバンプ電極の形成方法の工程
説明図である。 21・・・基板、22・・・シリコン酸化膜、23 、
28・・・メタル、24・・・表面保護膜、25a、2
5b・・・窓、26・・・アルミ蒸着膜、27.29・
・・ホトレジスト、31・・・金メッキ。 特許出願人 沖電気工業株式会社 第1図 (〜 Oエ 第2図 第3図 アラスマ出力(W) 第4図 咲未法 本発明
電極の形成方法の一実施例の工程説明図、第2図は同上
バンプ電極の形成方法に適用されるプラズマ灰化装置の
構成を示す断面図、第3図は同上プラズマ電極の形成方
法を説明するためめ半導体基板上にホトレジストを滴下
した場合にある面積に広がるまでの時間を示す図、第4
図はホトリソグラフィ工程におりるホトリングラフィ再
処理率とバンプを極刑状不良率を従来とこの発明のバン
プ電極の形成方法とを比較して示した図、第5図(4)
ないし第5図C)は従来のバンプ電極の形成方法の工程
説明図である。 21・・・基板、22・・・シリコン酸化膜、23 、
28・・・メタル、24・・・表面保護膜、25a、2
5b・・・窓、26・・・アルミ蒸着膜、27.29・
・・ホトレジスト、31・・・金メッキ。 特許出願人 沖電気工業株式会社 第1図 (〜 Oエ 第2図 第3図 アラスマ出力(W) 第4図 咲未法 本発明
Claims (1)
- 半導体装置の基板上に酸化膜を介してバンプ電極形成
領域に第1のメタルを形成して、この第1のメタルに対
応する個所に窓を形成して第1のメタルと接合する第2
のメタルを全面に形成する工程と、この第2のメタル形
成後第1のホトレジストを塗布して、上記バンプ電極形
成領域に開孔してバンプ電極のメタルの拡散防止用のメ
タルを形成するとともに第1のホトレジストを除去する
工程と、この拡散防止用のメタル形成後プラズマ処理す
る工程と、このプラズマ処理後に第2のホトレジストを
塗布して上記バンプ電極形成領域に開孔して上記拡散防
止用のメタル上にバンプ電極を形成する工程とよりなる
バンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131874A JPS6112045A (ja) | 1984-06-28 | 1984-06-28 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131874A JPS6112045A (ja) | 1984-06-28 | 1984-06-28 | バンプ電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6112045A true JPS6112045A (ja) | 1986-01-20 |
Family
ID=15068156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59131874A Pending JPS6112045A (ja) | 1984-06-28 | 1984-06-28 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112045A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142980A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Photo resistance layer formation method |
| JPS54107277A (en) * | 1978-02-10 | 1979-08-22 | Hitachi Ltd | Production of semiconductor device |
| JPS54117680A (en) * | 1978-03-03 | 1979-09-12 | Nec Corp | Semiconductor device |
-
1984
- 1984-06-28 JP JP59131874A patent/JPS6112045A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142980A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Photo resistance layer formation method |
| JPS54107277A (en) * | 1978-02-10 | 1979-08-22 | Hitachi Ltd | Production of semiconductor device |
| JPS54117680A (en) * | 1978-03-03 | 1979-09-12 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| US8163094B1 (en) | Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process | |
| JPH0345895B2 (ja) | ||
| KR19980042845A (ko) | 땜납 범프의 형성 방법 및 그 장치 | |
| JPS6112045A (ja) | バンプ電極の形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH02113523A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| CN110911287B (zh) | 半导体结构及其形成方法 | |
| JP3532972B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS58171823A (ja) | 半導体装置の製造方法 | |
| KR19980030400A (ko) | 이상범프의 본딩패드를 제거하는 범프 형성방법 | |
| KR0175332B1 (ko) | D.i워터를 이용한 패턴정착불량 방지방법 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0237724A (ja) | 半導体装置の突起型電極の形成方法 | |
| JPS6273744A (ja) | 金属配線パタ−ンの形成方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH03276627A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 |