JPS6127898B2 - - Google Patents
Info
- Publication number
- JPS6127898B2 JPS6127898B2 JP49101668A JP10166874A JPS6127898B2 JP S6127898 B2 JPS6127898 B2 JP S6127898B2 JP 49101668 A JP49101668 A JP 49101668A JP 10166874 A JP10166874 A JP 10166874A JP S6127898 B2 JPS6127898 B2 JP S6127898B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating film
- substrate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に半
導体装置のメツキ金属電極を形成する方法に関す
る。
導体装置のメツキ金属電極を形成する方法に関す
る。
半導体装置において電極は極めて重要なもので
ありエレクトロマイグレーシヨンを防止し、高周
波特性や大電流特性を改善するためには電極を厚
くかつ均一に形成しなければならない。また半導
体装置の信頼度を向上させるために電極の少くと
も表面層を金で構成することが必要な場合が多
い。よく知られているように金は著るしく化学的
に安定な金属であるために、蒸着またはスパツタ
によつて得られる１ミクロン程度の比較的厚い膜
を写真蝕刻等の加工技術によつて半導体装置に要
求される数ミクロン程度の極微細な電極巾に精度
良く加工することは極めて困難である。このよう
な理由のため、通常はあらかじめ成形された下地
電極上に金をメツキすることによつて半導体装置
の金電極を形成している。このメツキの際にメツ
キ装置から被メツキ部分に電流を通じるための導
電材料を予め半導体装置の表面に形成しておかな
ければならない。このための導電材料としては、
金メツキ終了後容易に除去できるようにチタンま
たはクロム等が選ばれ、その形成は蒸着によつて
いる。しかるに半導体装置表面を覆う絶縁膜は電
極形成部ならびに半導体ウエハーを個々の半導体
装置に分割する際の分割部に相当する半導体装置
周縁部（すなわち、スクライブ領域）において予
め除去されておりこれら除去部で急激な段差を有
しているので、その上にメツキ用導電材料を蒸着
すると、絶縁膜の段差によつて導電材料の導電状
態が維持できなくなることが起り易いという欠点
がある。
ありエレクトロマイグレーシヨンを防止し、高周
波特性や大電流特性を改善するためには電極を厚
くかつ均一に形成しなければならない。また半導
体装置の信頼度を向上させるために電極の少くと
も表面層を金で構成することが必要な場合が多
い。よく知られているように金は著るしく化学的
に安定な金属であるために、蒸着またはスパツタ
によつて得られる１ミクロン程度の比較的厚い膜
を写真蝕刻等の加工技術によつて半導体装置に要
求される数ミクロン程度の極微細な電極巾に精度
良く加工することは極めて困難である。このよう
な理由のため、通常はあらかじめ成形された下地
電極上に金をメツキすることによつて半導体装置
の金電極を形成している。このメツキの際にメツ
キ装置から被メツキ部分に電流を通じるための導
電材料を予め半導体装置の表面に形成しておかな
ければならない。このための導電材料としては、
金メツキ終了後容易に除去できるようにチタンま
たはクロム等が選ばれ、その形成は蒸着によつて
いる。しかるに半導体装置表面を覆う絶縁膜は電
極形成部ならびに半導体ウエハーを個々の半導体
装置に分割する際の分割部に相当する半導体装置
周縁部（すなわち、スクライブ領域）において予
め除去されておりこれら除去部で急激な段差を有
しているので、その上にメツキ用導電材料を蒸着
すると、絶縁膜の段差によつて導電材料の導電状
態が維持できなくなることが起り易いという欠点
がある。
この発明の目的は半導体装置の電極の少なくと
も一部をメツキによつて形成する場合に被メツキ
部分への電流通路とするための金属層が絶縁物の
段差部で電気的に断になることを防止する構造を
与え、厚くかつ均一にメツキ電極を形成すること
のできる半導体装置の製造方法を提供することに
ある。
も一部をメツキによつて形成する場合に被メツキ
部分への電流通路とするための金属層が絶縁物の
段差部で電気的に断になることを防止する構造を
与え、厚くかつ均一にメツキ電極を形成すること
のできる半導体装置の製造方法を提供することに
ある。
上記目的を達成するため本発明は、半導体基板
上に、この基板に選択的に形成された半導体領域
の一部を露出させるコンタクト穴および前記基板
のスクライブ領域を規定する周縁端部を有する第
１の絶縁膜を形成する工程と、前記コンタクト穴
よりも大きなコンタクト穴を有しかつ周縁端部が
前記第１の絶縁膜の周縁端部よりも内側に位置し
て前記第１の絶縁膜上に存在する第２の絶縁膜を
形成する工程と、前記第１および第２の絶縁膜を
有する前記基板の表面を導電膜で覆う工程と、前
記導電膜を電流パスとして前記半導体領域のため
のメツキ金属電極を選択的に形成する工程と、前
記メツキ金属電極をマスクにして前記導電膜を選
択除去する工程とを含むことを特徴とする。
上に、この基板に選択的に形成された半導体領域
の一部を露出させるコンタクト穴および前記基板
のスクライブ領域を規定する周縁端部を有する第
１の絶縁膜を形成する工程と、前記コンタクト穴
よりも大きなコンタクト穴を有しかつ周縁端部が
前記第１の絶縁膜の周縁端部よりも内側に位置し
て前記第１の絶縁膜上に存在する第２の絶縁膜を
形成する工程と、前記第１および第２の絶縁膜を
有する前記基板の表面を導電膜で覆う工程と、前
記導電膜を電流パスとして前記半導体領域のため
のメツキ金属電極を選択的に形成する工程と、前
記メツキ金属電極をマスクにして前記導電膜を選
択除去する工程とを含むことを特徴とする。
このように、本発明によれば、コンタクト穴お
よびスクライブ部分での絶縁膜端部の段差を緩和
している。よつて、表面全体に一様に機械的電気
的に安定な状態に導電膜を被着することが容易と
なる。この導電膜を被着後、導電膜を電流通路と
してメツキによつて電極形成部上の導電膜上に電
極を形成している。ここで上記の絶縁物の構成は
二酸化硅素等のみによる単層の場合と、二酸化硅
素等の絶縁膜上に前記二酸化硅素のナトリウムイ
オン等の汚染を防止するために、この膜上に更に
窒化硅素や酸化アルミニウム等の絶縁膜を重ねた
多層の場合があり、どちらの構成の場合も、絶縁
物端部の厚さを絶縁物内部から端部にかけて次第
に減少するように絶縁物端部を形成することによ
つて機械的電気的に安定な導電膜を被着させるこ
とができるものである。
よびスクライブ部分での絶縁膜端部の段差を緩和
している。よつて、表面全体に一様に機械的電気
的に安定な状態に導電膜を被着することが容易と
なる。この導電膜を被着後、導電膜を電流通路と
してメツキによつて電極形成部上の導電膜上に電
極を形成している。ここで上記の絶縁物の構成は
二酸化硅素等のみによる単層の場合と、二酸化硅
素等の絶縁膜上に前記二酸化硅素のナトリウムイ
オン等の汚染を防止するために、この膜上に更に
窒化硅素や酸化アルミニウム等の絶縁膜を重ねた
多層の場合があり、どちらの構成の場合も、絶縁
物端部の厚さを絶縁物内部から端部にかけて次第
に減少するように絶縁物端部を形成することによ
つて機械的電気的に安定な導電膜を被着させるこ
とができるものである。
このように半導体装置の表面を被覆する絶縁物
をその除去部すなわち段差を生じる部分において
内部から端部にかけて次第に厚さを減少させるた
めに蒸着法によつてめつき電気通路となるための
導電膜が形成されたときに、この絶縁物段差が減
少させられているので、この部分で前記導電膜が
切断されるという不都合の発生は殆んど皆無とな
る。したがつてメツキによる半導体装置の電極形
成は極めて容易にできる。
をその除去部すなわち段差を生じる部分において
内部から端部にかけて次第に厚さを減少させるた
めに蒸着法によつてめつき電気通路となるための
導電膜が形成されたときに、この絶縁物段差が減
少させられているので、この部分で前記導電膜が
切断されるという不都合の発生は殆んど皆無とな
る。したがつてメツキによる半導体装置の電極形
成は極めて容易にできる。
次に本発明の好ましい実施例について図面を用
いてそれぞれ説明を加える。
いてそれぞれ説明を加える。
第１図はこの発明の好ましい一実施例を示す。
半導体基体１１は任意の半導体領域１２、例え
ばベース、エミツタ、ソース、ドレイン、アノー
ド、カソード等の必要な領域が全部形成された二
酸化硅素膜１３で表面が被覆されている。この二
酸化硅素膜１３を第１Ａ図に示すように上記半導
体領域の電極形成部において、さらに上記装置の
周縁部において装置端部から20乃至30ミクロンの
巾で、写真蝕刻法によつてそれぞれ除去する。次
に上記二酸化硅素膜１３を窒化硅素膜および二酸
化硅素膜で被覆し、最上層の二酸化硅素膜を電極
形成部において前記二酸化硅素膜１３における開
孔よりも１ミクロン程度小さく、また上記装置の
周縁部において装置端部からの除去巾が二酸化硅
素膜１３の端部に至るよりも２乃至３ミクロン短
かくなるように写真蝕刻法によつてそれぞれ除去
する。続いてこの最上層の二酸化硅素膜１５をマ
スクとして、燐酸等で窒化硅素膜の電極形成部及
び装置周縁部を除去する。以上の工程によつて第
１Ｂ図に示す如く二酸化硅素膜１３の表面を窒化
硅素膜１４で包み込む形状で、絶縁物は全体とし
て周縁部及び電極形成部に面する端部においてそ
の厚さが絶縁物内部から端部にかけて次第に減少
するように形成される。次に第１Ｃ図に示すよう
に選択的に除去された絶縁物を有する半導体装置
表面全体にチタンを500A゜の厚さで蒸着する。
さらに第１Ｄ図に示すように前記チタン膜１６の
電極形成部上に白金層１７を蒸着によつて形成す
る。次に白金層１７の上部表面のみを露出し、他
の表面をフオトレジスト膜１９で被覆し、続いて
金メツキ浴中に半導体装置を浸し、別にメツキ浴
中に置いた金を陽極とし、チタン導電膜１６を陰
極としてこのチタン導電膜１６を電流通路として
メツキにより白金層１７の上に金層１８を形成す
ることにより電極を形成する。次に第１Ｅ図に示
すようにフオトレジスト膜１９を除去した後熱硫
酸等により表面に露出している部分のチタン膜１
６を除去する。
ばベース、エミツタ、ソース、ドレイン、アノー
ド、カソード等の必要な領域が全部形成された二
酸化硅素膜１３で表面が被覆されている。この二
酸化硅素膜１３を第１Ａ図に示すように上記半導
体領域の電極形成部において、さらに上記装置の
周縁部において装置端部から20乃至30ミクロンの
巾で、写真蝕刻法によつてそれぞれ除去する。次
に上記二酸化硅素膜１３を窒化硅素膜および二酸
化硅素膜で被覆し、最上層の二酸化硅素膜を電極
形成部において前記二酸化硅素膜１３における開
孔よりも１ミクロン程度小さく、また上記装置の
周縁部において装置端部からの除去巾が二酸化硅
素膜１３の端部に至るよりも２乃至３ミクロン短
かくなるように写真蝕刻法によつてそれぞれ除去
する。続いてこの最上層の二酸化硅素膜１５をマ
スクとして、燐酸等で窒化硅素膜の電極形成部及
び装置周縁部を除去する。以上の工程によつて第
１Ｂ図に示す如く二酸化硅素膜１３の表面を窒化
硅素膜１４で包み込む形状で、絶縁物は全体とし
て周縁部及び電極形成部に面する端部においてそ
の厚さが絶縁物内部から端部にかけて次第に減少
するように形成される。次に第１Ｃ図に示すよう
に選択的に除去された絶縁物を有する半導体装置
表面全体にチタンを500A゜の厚さで蒸着する。
さらに第１Ｄ図に示すように前記チタン膜１６の
電極形成部上に白金層１７を蒸着によつて形成す
る。次に白金層１７の上部表面のみを露出し、他
の表面をフオトレジスト膜１９で被覆し、続いて
金メツキ浴中に半導体装置を浸し、別にメツキ浴
中に置いた金を陽極とし、チタン導電膜１６を陰
極としてこのチタン導電膜１６を電流通路として
メツキにより白金層１７の上に金層１８を形成す
ることにより電極を形成する。次に第１Ｅ図に示
すようにフオトレジスト膜１９を除去した後熱硫
酸等により表面に露出している部分のチタン膜１
６を除去する。
最下層の二酸化硅素膜１３、窒化硅素膜１４お
よび最上層の二酸化硅素膜１５が前記の周縁部の
スクライブ溝部および電極形成部の絶縁物端部で
全く同一周縁を共有するならば基体１１表面から
最上層の二酸化硅素膜１５の表面までの段差は極
めて大きなものとなり、この部分においてめつき
電流の通路となるべきチタン層１６が電気的に接
続された状態を維持するためにはその蒸着膜厚は
この段差と同程度に厚くならなければならない。
さらにこのメツキ電流の通路となるべき部分のチ
タン層１６は最終的には化学的に溶解除去される
が、メツキによつて形成された金属極１８の下に
は残つていなければならない。しかしこの溶解除
去の際に金電極の下にある部分のチタンもそのほ
ぼ膜厚に等しい幅だけ細くなり、チタン膜厚と金
電極の幅が接近している場合は金電極下のチタン
幅が金電極幅に比して極めて細くなるかまたは残
存しなくなり半導体装置に対する有効な電極が形
成不可能となる。ところが本発明のように絶縁物
の厚さが絶縁物内部から端部にかけて次第に減少
する構造とすれば、チタン層１６の厚さは充分薄
いままその導電層としての機能を果たすことが可
能となるので極めて微細な構造の金電極を容易に
実現することができる。
よび最上層の二酸化硅素膜１５が前記の周縁部の
スクライブ溝部および電極形成部の絶縁物端部で
全く同一周縁を共有するならば基体１１表面から
最上層の二酸化硅素膜１５の表面までの段差は極
めて大きなものとなり、この部分においてめつき
電流の通路となるべきチタン層１６が電気的に接
続された状態を維持するためにはその蒸着膜厚は
この段差と同程度に厚くならなければならない。
さらにこのメツキ電流の通路となるべき部分のチ
タン層１６は最終的には化学的に溶解除去される
が、メツキによつて形成された金属極１８の下に
は残つていなければならない。しかしこの溶解除
去の際に金電極の下にある部分のチタンもそのほ
ぼ膜厚に等しい幅だけ細くなり、チタン膜厚と金
電極の幅が接近している場合は金電極下のチタン
幅が金電極幅に比して極めて細くなるかまたは残
存しなくなり半導体装置に対する有効な電極が形
成不可能となる。ところが本発明のように絶縁物
の厚さが絶縁物内部から端部にかけて次第に減少
する構造とすれば、チタン層１６の厚さは充分薄
いままその導電層としての機能を果たすことが可
能となるので極めて微細な構造の金電極を容易に
実現することができる。
第１図Ａ乃至Ｅはこの発明の一実施例の各工程
を示す断面図である。 １１は半導体基体、１２は半導体領域、１３お
よび１５は二酸化硅素膜、１４は窒化硅素膜、１
６はチタン膜、１７は白金層、１８は金電極、１
９はフオトレジスト膜である。
を示す断面図である。 １１は半導体基体、１２は半導体領域、１３お
よび１５は二酸化硅素膜、１４は窒化硅素膜、１
６はチタン膜、１７は白金層、１８は金電極、１
９はフオトレジスト膜である。
Claims (1)
- １ 半導体基板上に、この基板に選択的に形成さ
れた半導体領域の一部を露出させるコンタクト穴
および前記基板のスクライブ領域を規定する周縁
端部を有する第１の絶縁膜を形成する工程と、前
記コンタクト穴よりも大きなコンタクト穴を有し
かつ周縁端部が前記第１の絶縁膜の周縁端部より
も内側に位置して前記第１の絶縁膜上に存在する
第２の絶縁膜を形成する工程と、前記第１および
第２の絶縁膜を有する前記基板の表面を導電膜で
覆う工程と、前記導電膜を電流パスとして前記半
導体領域のためのメツキ金属電極を選択的に形成
する工程と、前記メツキ金属電極をマスクにして
前記導電膜を選択除去する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10166874A JPS5128755A (en) | 1974-09-04 | 1974-09-04 | Handotaisochi no seizohoho |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10166874A JPS5128755A (en) | 1974-09-04 | 1974-09-04 | Handotaisochi no seizohoho |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57183178A Division JPS5878426A (ja) | 1982-10-18 | 1982-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5128755A JPS5128755A (en) | 1976-03-11 |
| JPS6127898B2 true JPS6127898B2 (ja) | 1986-06-27 |
Family
ID=14306737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10166874A Granted JPS5128755A (en) | 1974-09-04 | 1974-09-04 | Handotaisochi no seizohoho |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5128755A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0173199U (ja) * | 1987-11-04 | 1989-05-17 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587671U (ja) * | 1981-07-07 | 1983-01-18 | 株式会社松井色素化学工業所 | 転写捺染シ−ト |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA959383A (en) * | 1972-04-05 | 1974-12-17 | North American Rockwell Corporation | Thick oxide process for improving metal deposition and stability of semiconductor devices |
| JPS5535235B2 (ja) * | 1972-06-02 | 1980-09-12 | ||
| JPS526597B2 (ja) * | 1972-06-14 | 1977-02-23 | ||
| JPS4933431A (ja) * | 1972-07-26 | 1974-03-27 | ||
| JPS4937578A (ja) * | 1972-08-09 | 1974-04-08 |
-
1974
- 1974-09-04 JP JP10166874A patent/JPS5128755A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0173199U (ja) * | 1987-11-04 | 1989-05-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5128755A (en) | 1976-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US3994758A (en) | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection | |
| JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
| JPS6127898B2 (ja) | ||
| US3785937A (en) | Thin film metallization process for microcircuits | |
| US3568305A (en) | Method for producing a field effect device | |
| JPS6125221B2 (ja) | ||
| KR102725983B1 (ko) | 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| US4036706A (en) | Method for providing electrical isolation between spaced portions of a layer of semiconductive material and the product produced thereby | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JP2577996B2 (ja) | 画像表示装置の製造方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPS59181031A (ja) | 空中配線の形成方法 | |
| JPS5856261B2 (ja) | 半導体集積回路の製造方法 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JPS59181647A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 |