JPS61258481A - ダイオ−ドアレイの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はダイオードアレイの製造方法に関する。

（従来の技術） 従来より、繰り返しパターンのダイオードアレイが提案
されている（実開昭５８−４９４５２号）。

この種のダイオードアレイでは、ダイオード素子−個当
りの面積及び各素子間の間隔は一定であるので、−チッ
プ当り何ドツト（ビットとも称する）とするかによって
一チツプの面積が変る。

この種のダイオードアレイを製造するに当り、従来は、
第３図に示すように、基板１０に対する拡散工程前に、
−チップ領域を定めるスクライブラインすなわちアイソ
レーションパターンを形成しく第３図（Ａ））、然る後
、この−チップ領域１１内に収容するドツト数に対応し
た専用のマスクパターンを用いて拡散、蒸着等を行って
各ダイオード素子１３を形成していた（第３図（Ｂ））
。

（発明が解決しようとする問題点） これがため、従来方法では、ダイオードアレイの一チツ
プ領域１１当りのドツト数を変えた場合には、ダイオー
ド素子１３を形成するためのガラスマスフパターンを全
工程にわたって変えなければ設計に応じたドツト数のダ
イオードアレイを製造出来ないという問題があった。

又、従来方法では、第３図（Ｃ）に示すように、ウェハ
割れ１４が生じた場合、このウェハを利用出来ないとい
う問題があった。

この発明の目的は、−チップ領域当りのドツト数が異な
る場合であっても、スクライブラインを形成するために
用いるアイソレーションマスクのみの変更により、任意
のドツト数／チップのダイオードアレイを製造出来る方
法を提供することにある。

（問題点を解決するための手段） この目的の達成を図るため、この発明によるダイオード
アレイの製造方法によれば、ドツト数／チップの相違に
拘らず、先ず、第一導電型基板の表面に設けた拡散マス
クを用いて多数の拡散層を形成し、然る後、これら拡散
層とそれぞれオーミック接触する第一電極をそれぞれ形
成する。

この発明では、この第一電極形成後の適当な工程段階で
スクライブラインを形成して、設計に応じたドツト数／
チップに対応するチップ領域にそれぞれ分割する。

（作用） このようにすれば、ドツト数／チップの相違に拘らず第
一電極形成工程までは全て共通の工程でダイオードアレ
イを製造出来、しかも、第一電極形成後の任意の工程段
階で初めて設計に応じたドツト数に対応したアイソレー
ジ１ンマスクを用いてスクライブラインを形成すること
が出来る。

従って、−チップ領域内のドツト数の異なる各々のダイ
オードアレイを、アイソレージ璽ンヤスクの変更のみで
作り分けることが出来る。

（実施例） 以下１図面を参照してこの発明の実施例につき説明する
。尚、図にはこの発明が理解出来る程度に各構成成分の
寸法、形状及び配置関係を概略的に示しであるにすぎな
い。

第１図はこの発明のダイオードアレイの製造方法の一実
施例を説明するための工程説明図、第２図（Ａ）及び（
Ｂ）は主要工程段階でのウェハ状態を概略的に示す平面
図である。尚、図中、第３図（Ａ）〜（Ｃ）に示した構
成成分と同一の構成成分については同一符号を付して示
す。

先ず、第一導電型基板１０としてｎ型ＧａＡｓＰ基板を
用意し、この基板ｌＯの表面にＣＶＤ法或はスパッタ法
により拡散マスクとなる、例えばＡｌｚ　Ｏｓ　ＩＩ等
の絶縁膜を形成し、続いて通常の半導体製造技術である
リソグラフィ手法にＸってパターニングを行って拡散マ
スクを形成する（第１図のステップｌ）。

次に、拡散マスクを有するウェハをアンプル封止した後
、例えば７５０℃の温度でｐ型不純物イオン例えばｚ！
ｌを基板１０に拡散し、厚さ数ＩＬｍの、第二導電型拡
散層であるｐ型の拡散層１３（第２図（Ａ））を多数形
成する（第１図のステップ２）、この例では、これら拡
散層１３と基板ｌＯとでダイオードのｐｎ接合を形成す
る。

次に、拡散層１３が形成された基板ｌＯの表面上に例え
ばＡｎを蒸着した後、通常のりソグラフィ手法を用いて
パターニングを行い、その後に５００〜６００℃の温度
で熱処理を行って拡散層１３とオーミック接触した第一
電極、この場合には７１ｆＬ電極を得る（第１図のステ
ップ３）。

次に、基板ｌＯの裏面を、２００〜３００　ＩＬｍの基
板の厚さとなるように、ラッピングを行った後、このラ
ッピング面にＡｕ　−Ｇｅ　、旧、Ａｕ等の金属層を真
空蒸着法により被着し、続いて熱処理を行って金属層と
基板とのオー、ミック接触を形成し、よって第二電極と
してのｎ型電極を形成する（第１図のステップ４）。

次に、設計に応じたドツト数／チップに適合したアイソ
レーションマスクを用いてスクライブラインを形成し、
チップ領域１１に分割する（第１図のステップ５）、こ
のウェハ状態を第２図（Ｂ）に示す、この場合、スクラ
イビングを行う個所のＡｉ電極及び絶縁膜の部分を順次
にエツチング除去する。

このスクライブラインの形成に際し、ウェハ割れ１４が
生じている場合には、第２図（Ｂ）に示すように、この
ウェハ割れ１４を含む個所にスクライブライン１２を形
成すれば良い。

この発明は上述した実施例にのみに限定されるものでは
ないことは明らかである。

例えば、上述した実施例では、最終段階でスクライブラ
インを形成する例につき説明したが、このスクライブラ
イン形成は第一電極形成後の段階であれば、任意好適な
段階で行うことが出来る。

さらに、この発明においては、上述した各構成成分の寸
法、形状及び配置関係は設計に応じて任意適切に設定出
来る。さらに、第一電極をｐ型とし、第二導電型拡散層
をｎ型としても良いし、基板材料をはじめ使用する半導
体材料も任意好適に選定出来る。

（発明の効果） 上述した実施例からも明らかなように、この発明によれ
ば、ダイオードのｐｎ！合を形成する拡散層及びこれと
オーミック接触する第一電極を形成した後の、任意好適
な段階において、スクライブラインを形成することによ
って設計に応じたドツト数／チップとな′るようなチッ
プ領域に分割するのであるから、スクライブライン形成
までの所要の拡散及び蒸着を、ドツト数／チップの相違
する各ダイオードアレイに対し共通のガラスマスクパタ
ーンを用いて出来る利点がある。

さらに、この発明によれば、アイソレーションパターン
のみを変更してドツト数／チップの相違する種々のダイ
オードアレイを作成することが出来る利点がある。

さらに、この発明によれば、ウェハプロセスの途中にお
いてウェハ割れが部分的に生じても、このウェハ割れ個
所を含めてスクライブラインを形成することが出来るの
で、ウェハ割れ部分を有するウェハを有効的に利用出来
る。

従って、この発明によれば、ドツト数／チップの異なる
ダイオードアレイの製造工程が簡単となり、かつ、製造
コストを低減し得るという利点がある。

【図面の簡単な説明】

第１図はこの発明のダイオードアレイの製造方法の一実
施例の工程を説明するための図、第２図（Ａ＞及びＣＢ
）はこの発明のダイオードアレイの製造方法の説明に供
する主要製造段階でのウェハ状態を概略的に示す平面図
、 第３図（Ａ）〜（Ｃ）は従来のダイオードアレイの製造
方法の説明に供する主要製造段階でのウニ／＼状態を概
略的に示す平面図である。 １０・・・第一導電型基板、　１１・・・チップ領域１
２・・・スクライブライン、　１３・・・拡散層１４・
・・ウェハ割れ。 特許出願人　　　　沖電気工業株式会社二の発明の工程
説明記 第１図 ニー！ｆｔ明の工饅９ウヱハ駅麩胆 第２図

Claims (1)

【特許請求の範囲】
1. （１）第一導電型基板の表面に拡散マスクを形成する工
   程と、 該基板に多数の第二導電型拡散層を形成する工程と、 該拡散層上に第一電極を形成する工程と、 該基板の裏面に第二電極を形成する工程と、複数の前記
   拡散層群毎のチップ領域に分割するためのスクライブラ
   インを形成する工程と を具えるダイオードアレイの製造方法において、前記拡
   散マスクを用いて形成し前記拡散層上に前記第一電極を
   形成した後の工程で、前記スクライブラインを形成する
   ことを特徴とするダイオードアレイの製造方法。