JPS6126468A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、負荷にほぼ一定の電力を供給する電源回路に
関する。

背景技術 第３図は先行技術のリレー回路１の電気回路図である。

リレー回路１は、スイッチ２をオンにすることによって
リレー３を能動化する回路である。

スイッチ２をオンにすると電源４からの電流はトランジ
スタ５のベースに入力される。トランジスタ５のベース
に電流が入力されるとトランジスタ５はオンになる。ト
ランジスタ５がオン１こなるとリレーコイル３ａに電流
が流れ、リレースイッチ３ｂが能動化する。

第４図は他の先行技術のリレー回路６の電気回路図であ
る。リレー回路６はスイッチ７〃オンになると電源８か
らの電流がリレーコイル９ａに流れる。リレーコイル９
ａに電流が流れるとリレースイッチ９ｂが能動化する。

第５図は感動電圧■１および開放電圧■２を示す図であ
る。リレーコイル３ａ、９ａは感動電圧Ｖ１以上の電圧
が印加されたとき、能動化する。リレーコイル３ａ、９
ａに一度感動電圧■１以上の電圧が加えられたとき印加
されている電圧が開放電圧■２未満になるまでリレーコ
イル３ａ、９ａは能動化したままである。開放電圧ｖ２
はリレーコイル３ａ、９ａのヒステリシスのため感動電
圧■１より低い値となっている。

発明が解決しようとする問題点 第３図または第４図で示されでいるいわゆるシングルリ
レーではリレーコイル３ａ、９ａが能動化している期間
中電力を、供給しなければならない。

このため消費電力が多くなるという問題点があった。

本発明の目的は、消費電力を少なくすることができる電
源回路を提供することである。

問題点を解決するための手段 本発明は電源と、負荷に並列に接続されたコンデンサと
、前記電源とコンデンサの間に介在されるスイッチング
素子と、前記コンデンサの端子間電圧が予め定めたレベ
ル以上となったとき前記スイッチング素子を遮断し、前
記コンデンサの端子間電圧が予め定めたレベル未満とな
ったときスイッチング素子を導通する制御回路とを含む
ことを特徴とする電源回路である。

作　　用 本発明に従えば、負荷に並列に接続されているコンデン
サの端子間電圧が予め定めた値未満となったとき並列回
路に電力を供給し、コンデンサの端子間電圧が予め定め
た値以上となったとき前記並列回路に電力を供給せずに
コンデンサに貯えられている電力を負荷に供給するよう
にしたので消費電力を少なくすることができる。

実施例 第１図は本発明の一実施例の電源回路Ｓの電気回路図で
ある。電源Ｅはスイッチｓｗおよび抵抗Ｒ１を介してＮ
ＰＮ型トランジスタＱ１のベースに接続されている。ト
ランジスタＱ１のベースはまたツェナダイオードＺＤＩ
、ＺＤ２を介して接地されている。トランジスタＱ１の
コレクタは抵抗Ｒ２を介してＰＮＰ型トランジスタＱ２
のベースに接続されている。トランジスタＱ１のエミッ
タは抵抗Ｒ３を介して接地されている。

トランジスタＱ２のベースはまた抵抗Ｒ４お上りスイッ
チＳＷを介して電源Ｅ接続されている。

トランジスタＱ２のエミッタは、スイッチｓｗを介して
電源Ｅに接続されている。トランジスタ。

２のコレクタは、スイッチング素子であるＮＰＮ型トラ
ンジスタＱ３のベースに接続されている。

トランジスタＱ３のコレクタは抵抗Ｒ４およびスイッチ
ＳＷを介して電源Ｅに接続されている。トランジスタＱ
３のエミッタはラインｉ！１に接続されている。

コンデンサＣの一端子はライン！１に接続され、他端子
は接地されている。リレーコイルＬの一端子はラインＪ
ｚ１に接続され、他端子は接地されている。リレーコイ
ルＬはリレースイッチＲ８Ｗに連動している。

ＮＰＮ型トランジスタＱ４のベースは、抵抗Ｒ５を介し
てライン１１に接続されている。トランジスタＱ４のベ
ースはまた抵抗Ｒ６を介して接地されている。トランジ
スタＱ４のコレクタは抵抗Ｒ７を介してライン！１に接
続されている。トランジスタＱ４のエミッタは抵抗Ｒ３
を介して接地′されている。

ＰＮＰ型トランジスタＱ５の゛ベースは抵抗Ｒ８を介し
てトランジスタＱ４のコレクタに接続されている。トラ
ンジスタＱ５のエミッタはラインノ１に接続されている
。トランジスタＱ５のコレクタは抵抗Ｒ９を介して接地
されている。

トランジスタＱ５のコレクタは、抵抗ＲＩＯを介してＮ
ＰＮ型トランジスタＱ６のベースに接続されている。ト
ランジスタＱ６のコレクタはツェナダイオードＺＤＩお
上びツェナダイオードＺＤ２の接続点に接続されている
。トランジスタＱ６のエミッタは接地されている。トラ
ンジスタＱｌ。

Ｑ４．Ｑ５．Ｑ６およびツェナダイオードＺＤＩ。

ＺＤ２は制御回路を構成している。

スイッチＳＷをオンにすると電源Ｅがらの電力は抵抗Ｒ
１を介してＮＰＮ型トランジスタＱ１のベースに与えら
れる。電源Ｅの波形図は、第２図（１）に示されている
。第２図（１）に示されるように電源Ｅは、時刻ｔ１に
おいて立上がり、時刻し２において安定する。ツェナダ
イオードＺＤＩによって決定される電圧Ｖ’Ｚ　Ｄ　１
はいわゆるリレー開放電圧ＶＲｅ１以上の値となるツェ
ナダイオードが選ばれる。ツェナダイオードＺＤ２によ
って決定される電圧ＶＺＤ２は、電圧ＶＺＤＩおよび電
圧ＶＺＤ２の和がいわゆるリレー感動電圧Ｖ　ｏｐｅ以
上となるツェナダイオードＺＤ２が選ばれる。このため
トランジスタＱ１のベース電圧ＶＢは、電圧ＶＺＤ　１
および電圧ＶＺＤ２の和にバイアスされる。ベース電圧
ＶＢは、第２図（２）に示されるようにツェナダイオー
ドＺＤＩ、ＺＤ２によって電圧ＶＺＤ　１および電圧Ｖ
ＺＤ２の和を越えることはない。このときトランジスタ
Ｑ１がオン状態となり、ＰＮＰ型トランジスタＱ２のベ
ースを短絡させる。このときトランジスタＱ２はオフ状
態となりエミッタ・コレクタ間に電流が流れる。）ラン
ジスタＱ２のコレクタはＮＰＮ型）ランシスタＱ３のベ
ースに接続されているためトランジスタＱ３はオン状態
となる。トランジスタＱ３がオン状態となると、電源Ｅ
からの電力が抵抗Ｒ４およびトランジスタＱ３のコレク
タ・エミッタ間を介してライン！１に与えられる。

コンデンサＣはライン１１からの電力によって充電され
る。コンデンサＣの端子間電圧ＶＣが時刻ｔ３　　にお
いてリレーコイルＬのリレー感動電圧以上となると、第
２図（４）で示されるようにリレーコイルＬはオン状態
となる。リレースイッチＲ８ＷはリレーコイルＬを連動
しているためリレースイッチＲ８Ｗが能動化する。

ＮＰＮ型トランクスタＱ４のベースは抵抗Ｒ５を介して
ライン１１に接続されている。トランジスタＱ４のベー
ス電圧ＶＴは次式で表わされる。

ＶＴ＝ＶＣ−Ｒ６ Ｒ５＋　６　　　　・・・（１） 第１式で示されるようにトランジスタＱ５のベース電圧
ＶＴは、第２図（２）に示されるようにコンデンサＣの
端子間電圧に応答して変化する。

トランジスタＱ４のベース電圧ＶＴが時刻ｔ２において
電圧ＶＺＤＩおよび電圧ＶＺＤ２の和で表わされる電圧
以上となるとトランジスタＱ４はオン状態となる。トラ
ンジスタＱ４がオン状態となるとＮＰＮ型トランジスタ
Ｑ５のベース電圧が接地レベルとなる。このときトラン
ジスタＱ５はオフ状態となり、エミッタ・コレクタ間に
電流が流れる。トランジスタＱ５のエミッタ・コレクタ
間に電流が流れると抵抗ＲＩＯを介してＮＰＮ型トラン
ノスタＱ６のベースに電流が与えられる。

このときトランジスタＱ６はオン状態となり、ツェナダ
イオードＺＤＩおよびツェナダイオードＺＤ２の接続点
を接地レベルとする。このためトランジスタＱ１のベー
ス電圧は、電圧ＶＺＤＩとなる。トランジスタＱ１は、
このためオフ状態となり、トランジスタＱ２のベースに
は電源Ｅからの電力が抵抗Ｒ４を介して与えられる。ト
ランジスタＱ２はこのときオン状態となり、トランジス
タＱ３のベースに電流を与えなくなる。トランジスタＱ
３はオフ状態となり、ライン！１に電力を供給しなくな
る。

コンデンサＣは電力が与えられなくなると充電された電
力を放電する。コンデンサＣによって放電された電力は
１ル−フイルＬに与えられる。

このとき、コンデンサＣの放電電力は、リレーコイルＬ
の開放電圧Ｖ”Ｒｅ１以上となる。

コンデンサＣが放電し続けるとトランジスタＱ４のベー
ス電圧ＶＴは第２図（３）の時刻ｔ２〜ｔ４に示される
ように順次的に小さくなる。電圧ＶＴが時刻ｔ４　　に
おいて電圧ＶＺＤ　１となるとトランｙｘ９Ｑ４はオフ
状態となる。このためトランジスタＱ５はオン状態とな
り、トランジスタＱ６がオフ状態となる。トランジスタ
Ｑ６がオフ状態となると、トランジスタＱ１のベースに
は、電圧ＶＺＤ１ｔ（よ１．ＦｉｌＥ圧ＶＺＤ２の和が
与えられる。トランジスタＱ１がオン状態となると、時
刻ｔ４〜時刻ｔ５　　の時間ＷだけコンデンサＣの充電
が行なわれる。

またトランジスタＱ４のベース電圧ＶＴが電圧ＶＺＤ　
１および電圧ＶＺＤ２の和で表わされる電圧以上となる
と前述のようにコンデンサＣの放電が行なわれる。以下
、同様の動作が繰返される。

このようにコンデンサＣの端子間電圧に応答して、電源
Ｅからの電力を供給するので、電源Ｅがらの電力を常に
感動電圧以上に保つ必要がなく、消費電力を少なくする
ことができる。

リレーコイルＬを不能動・化するためには、スイッチＳ
Ｗをオフにすることによって時刻ｔ６　　において、コ
ンデンサＣおよびリレーコイルＬの並列回路に電力が与
えられずにリレーコイルＬが不能動化する。

このようにコンデンサＣの放電電力をリレー保持のため
に使用するので電！ｌｌＥからの電力供給量が減少し、
省エネルギ効果をもたらす。

前述の実施例では本発明をリレー回路に応用したけれど
もリレーコイルＬの代わりに他の負荷を用いることによ
って電源としての役割を果たすことができる。

効　　果 以上のように本発明によれば、負荷に並列接続されてい
るコンデンサの端子間電圧が予め定めたレベル以上とな
ったときコンデンサＣに電力を供給せず、コンデンサＣ
の端子間電圧が予め定めたレベル未満となったとき電力
を供給するようにしたので電源Ｅからの電力の供給を少
なくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の電源回路Ｓの電気回路図、
第２図は電源回路Ｓの各部の波形を示す波形図、第３図
は先行技術のリレー回路１の電気回路図、第４図は他の
先行技術のリレー回路６の電気回路図、第５図は感動電
圧Ｖ１および開放電圧■２を示す図である。 Ｓ・・・電源回路、Ｅ・・・電源、Ｌ　・・・リレーコ
イル、Ｒ８Ｗ・・・リレースイッチ、Ｃ・・・コンデン
サ、ＱｌｆＱ　３　ＩＱ　４　、Ｑ　６・・・Ｎ１）Ｎ
型トランジスタ、　Ｑ２゜Ｑ５・・・ＰＮＰ型トランジ
スタ、　ＺＤＩ、ＺＤ２・・・ツェナダイオード、

Claims (1)

1. 【特許請求の範囲】 電源と、 負荷に並列に接続されたコンデンサと、 前記電源とコンデンサの間に介在されるスイッチング素
   子と、 前記コンデンサの端子間電圧が予め定めたレベル以上と
   なったとき前記スイッチング素子を遮断し、前記コンデ
   ンサの端子間電圧が予め定めたレベル未満となったとき
   スイッチング素子を導通する制御回路とを含むことを特
   徴とする電源回路。