JPS61267152A - エラ−原因表示方式 - Google Patents
エラ−原因表示方式Info
- Publication number
- JPS61267152A JPS61267152A JP60109535A JP10953585A JPS61267152A JP S61267152 A JPS61267152 A JP S61267152A JP 60109535 A JP60109535 A JP 60109535A JP 10953585 A JP10953585 A JP 10953585A JP S61267152 A JPS61267152 A JP S61267152A
- Authority
- JP
- Japan
- Prior art keywords
- error
- channel
- command
- microprogram
- cause
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 26
- 239000013256 coordination polymer Substances 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 114
- 238000001514 detection method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要・
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段
作用
実施例
発明の効果
〔概要〕
プロセッサ(MPU)が実行するマイクロプログラムに
よって制御されるチャネル(CH)において、ハードウ
ェアが検出したエラーと、上記マイクロプログラムが検
出したエラービットとの論理和出力によって、ステータ
スレジスタ(AST)の特定ビットにチャネルエラー(
AIERR)として表示し、上記マイクロプログラムが
起動された時に、該チャネルエラー(AIERR)が“
1”であると、該チャネル(CH)内のワークメモリに
保持されているエラー原因を、コントロールレジスタに
表示し、該チャネル(CH)を制御する中央処理装置(
CPU)において実行される入出力処理プログラムが起
動された時、上記チャネルエラー(AER[l)が°“
1”であると、NOPコマンドを発行して、正常に終了
した時には、ソフトウェアエラーとして、上記コントロ
ールレジスタの内容をロギングし、該NOPコマンドが
正常に終了しな(てタイムアウトになった時にはハード
ウェアエラーと認識するようにしたものである。
よって制御されるチャネル(CH)において、ハードウ
ェアが検出したエラーと、上記マイクロプログラムが検
出したエラービットとの論理和出力によって、ステータ
スレジスタ(AST)の特定ビットにチャネルエラー(
AIERR)として表示し、上記マイクロプログラムが
起動された時に、該チャネルエラー(AIERR)が“
1”であると、該チャネル(CH)内のワークメモリに
保持されているエラー原因を、コントロールレジスタに
表示し、該チャネル(CH)を制御する中央処理装置(
CPU)において実行される入出力処理プログラムが起
動された時、上記チャネルエラー(AER[l)が°“
1”であると、NOPコマンドを発行して、正常に終了
した時には、ソフトウェアエラーとして、上記コントロ
ールレジスタの内容をロギングし、該NOPコマンドが
正常に終了しな(てタイムアウトになった時にはハード
ウェアエラーと認識するようにしたものである。
本発明は、プロセッサ(MPU)が実行するマイクロプ
ログラムによって制御されるチャネル(CH)において
、該マイクロプログラムが検出したエラー原因と、ハー
ドウェアが検出したエラー原因を区別して表示する方式
に関する。
ログラムによって制御されるチャネル(CH)において
、該マイクロプログラムが検出したエラー原因と、ハー
ドウェアが検出したエラー原因を区別して表示する方式
に関する。
最近の半導体技術の著しい進歩に伴って、計算機システ
ムを構成する論理回路の高集積化が行われているが、該
論理回路の高速化が要求される場合には、高集積化され
た論理素子からの発熱量が大きくなる為、該集積度に限
界があり、余り集積度を高くすることができないのが現
状である。
ムを構成する論理回路の高集積化が行われているが、該
論理回路の高速化が要求される場合には、高集積化され
た論理素子からの発熱量が大きくなる為、該集積度に限
界があり、余り集積度を高くすることができないのが現
状である。
一方、計算機システムのオンライン化に伴い、各論理回
路に対する信頼度の向上が要求されるにつれ、障害が発
生した時の原因の表示手段も益々詳細化される動向にあ
る。
路に対する信頼度の向上が要求されるにつれ、障害が発
生した時の原因の表示手段も益々詳細化される動向にあ
る。
こうした事情から、入出力装置(Ilo)と主記憶袋;
t (MM)との間でデータ転送制御を行うチャネル(
CH”)におけるエラー原因表示方式においても、でき
る限りハードウェアを増加させないで、エラー°原囚を
詳細に表示できる方法が待たれていた。
t (MM)との間でデータ転送制御を行うチャネル(
CH”)におけるエラー原因表示方式においても、でき
る限りハードウェアを増加させないで、エラー°原囚を
詳細に表示できる方法が待たれていた。
プロセッサ、例えばマイクロプロセッサを用いたチャネ
ル(CH)において、マイクロプログラムが検出したエ
ラー原因と、ハードウェアで検出したエラー原因を表示
する場合、従来は、 ■該チャネル(CH)が持っているチャネル制御レジス
タの内のステータスレジスタ(AST) (コマンド終
了情報用レジスタ)に、各々のエラーに対応したビット
を設けるか。
ル(CH)において、マイクロプログラムが検出したエ
ラー原因と、ハードウェアで検出したエラー原因を表示
する場合、従来は、 ■該チャネル(CH)が持っているチャネル制御レジス
タの内のステータスレジスタ(AST) (コマンド終
了情報用レジスタ)に、各々のエラーに対応したビット
を設けるか。
■又は代表のエラー表示ビットのみをステータスレジス
タに設け、その詳細については該ステータスレジスタと
は別の表示用ビットを設けて表示していた。
タに設け、その詳細については該ステータスレジスタと
は別の表示用ビットを設けて表示していた。
第4図は、従来のエラー原因表示方式の一例を示した図
で、チャネル(Cl)のステータスレジスタ(AST)
に、マイクロプログラムが検出したエラーと、ハードウ
ェアエラーとを区別して表示し、マイクロプログラムエ
ラーの詳細を、エラー原因表示用レジスタに設けた例で
、上記従来例のと■の混合形式の例を示したものである
。
で、チャネル(Cl)のステータスレジスタ(AST)
に、マイクロプログラムが検出したエラーと、ハードウ
ェアエラーとを区別して表示し、マイクロプログラムエ
ラーの詳細を、エラー原因表示用レジスタに設けた例で
、上記従来例のと■の混合形式の例を示したものである
。
上記の表示方法において、エラーの詳細表示をマイクロ
プログラムエラーに限定しているのは、一般に、ハード
ウェアエラーは種類が少ないのに反して、診断プログラ
ム等のソフトウェアが検出するエラーは種類が多いこと
による。
プログラムエラーに限定しているのは、一般に、ハード
ウェアエラーは種類が少ないのに反して、診断プログラ
ム等のソフトウェアが検出するエラーは種類が多いこと
による。
従って、従来方式においては、
■の方法では、エラー原因の表示に複数ビットが必要な
為、ソフトウェアで該エラーの内容をチェックする為に
は、時間がかかる共に、該チェック用マイクロプログラ
ムが複雑となる為、メモリ容量が増大してコストアンプ
になる問題があった。
為、ソフトウェアで該エラーの内容をチェックする為に
は、時間がかかる共に、該チェック用マイクロプログラ
ムが複雑となる為、メモリ容量が増大してコストアンプ
になる問題があった。
■の方法では、マイクロプログラムエラー/ハードウェ
アエラーを1ビツトのステータスレジスタに表示してい
る為、エラー〇存無を検索する為の時間は短くなるが、
詳細表示の為のレジスタが別途必要となり、コストアッ
プになると云う問題があった。
アエラーを1ビツトのステータスレジスタに表示してい
る為、エラー〇存無を検索する為の時間は短くなるが、
詳細表示の為のレジスタが別途必要となり、コストアッ
プになると云う問題があった。
本発明は上記従来の欠点に鑑み、マイクロプログラムエ
ラー/ハードウェアエラーの識別を高速に行って、且つ
エラー原因を表示する為のハードウェア量を増加させな
いで、エラ一種別の多い、マイクロプログラム検出エラ
ー原因の詳細表示を可能とする方法を提供することを目
的とするものである。
ラー/ハードウェアエラーの識別を高速に行って、且つ
エラー原因を表示する為のハードウェア量を増加させな
いで、エラ一種別の多い、マイクロプログラム検出エラ
ー原因の詳細表示を可能とする方法を提供することを目
的とするものである。
第1図は、本発明のエラー原因表示方式の構成を示した
図である。
図である。
前述のように、一般に、ハードウェアエラーは種類が少
ない為、特に詳細表示を必要としないが、マイクロプロ
グラム検出エラーは、例えば、診断プログラムの構成に
よって、エラーの種類が多くなる(従って、必要により
コード化して表示することもある)ので、詳細表示をす
る必要があることに着目して、 1) ハードウェアが検出したエラーと、例えば診断用
のマイクロプログラム、或いはコマンド実行プログラム
が検出したエラーとを、本図(a)に示すように論理和
をとって、チャネル(CH)に備えられているステータ
スレジスタ(AST)の特定ビットにチャネルエラー(
AERR)として表示するが、この時点においては、該
エラー原因の詳細表示は行わないようにする。
ない為、特に詳細表示を必要としないが、マイクロプロ
グラム検出エラーは、例えば、診断プログラムの構成に
よって、エラーの種類が多くなる(従って、必要により
コード化して表示することもある)ので、詳細表示をす
る必要があることに着目して、 1) ハードウェアが検出したエラーと、例えば診断用
のマイクロプログラム、或いはコマンド実行プログラム
が検出したエラーとを、本図(a)に示すように論理和
をとって、チャネル(CH)に備えられているステータ
スレジスタ(AST)の特定ビットにチャネルエラー(
AERR)として表示するが、この時点においては、該
エラー原因の詳細表示は行わないようにする。
2)上記マイクロプログラムによって検出したエラーに
ついては、(b)に示すように、その詳細原因を、次の
マイクロプログラム起動時点において、既存のコントロ
ールレジスタに表示する。
ついては、(b)に示すように、その詳細原因を、次の
マイクロプログラム起動時点において、既存のコントロ
ールレジスタに表示する。
即ち、本発明によれば、プロセッサ(MPU)が実行す
るマイクロプログラムによって制御されるチャネル(C
H)において、ハードウェアが検出したエラーと、上記
マイクロプログラムが検出したエラービットとの論理和
出力によって、ステータスレジスタ(AST)の特定ビ
ットにチャネルエラー(AERR)として表示し、上記
マイクロプログラムが起動された時に、該チャネルエラ
ー(AERR)が1”であると、該チャネル(CH)内
のワークメモリに保持されているエラー原因を、コント
ロールレジスタに表示し、該チャネル(CH)を制御す
る中央処理装置(CPU)において実行される入出力処
理プログラムが起動された時、上記チャネルエラー(A
ERR)が′1゛であると、NOPコマンドを発行して
、正常に終了した時には、マイクロプログラムエラーと
して、上記コントロールレジスタの内容をロギングし、
該NOPコマンドが正常に終了しなくてタイムアウトに
なった時にはハードウェアエラーと認識するようにした
ものであるので、ステータスレジスタ(AST)でのエ
ラー表示が1ビツトで済み、エラーの検出が高速化でき
ると共に、マイクロプログラム検出エラーの時に必要な
詳細原因が、既存のコントロールレジスタに表示される
ので、専用の表示レジスタが不要となり、大幅なコスト
ダウンが図れる効果がある。
るマイクロプログラムによって制御されるチャネル(C
H)において、ハードウェアが検出したエラーと、上記
マイクロプログラムが検出したエラービットとの論理和
出力によって、ステータスレジスタ(AST)の特定ビ
ットにチャネルエラー(AERR)として表示し、上記
マイクロプログラムが起動された時に、該チャネルエラ
ー(AERR)が1”であると、該チャネル(CH)内
のワークメモリに保持されているエラー原因を、コント
ロールレジスタに表示し、該チャネル(CH)を制御す
る中央処理装置(CPU)において実行される入出力処
理プログラムが起動された時、上記チャネルエラー(A
ERR)が′1゛であると、NOPコマンドを発行して
、正常に終了した時には、マイクロプログラムエラーと
して、上記コントロールレジスタの内容をロギングし、
該NOPコマンドが正常に終了しなくてタイムアウトに
なった時にはハードウェアエラーと認識するようにした
ものであるので、ステータスレジスタ(AST)でのエ
ラー表示が1ビツトで済み、エラーの検出が高速化でき
ると共に、マイクロプログラム検出エラーの時に必要な
詳細原因が、既存のコントロールレジスタに表示される
ので、専用の表示レジスタが不要となり、大幅なコスト
ダウンが図れる効果がある。
以下本発明の実施例を図面によって詳述する。
第2図は本発明が適用される計算機システムの構成を示
す図であり、第3図は本発明を実施してエラー原因を表
示、認識する手段を流れ図で示した図で、(a)はチャ
ネル(CH)内部でのエラー原因表示方法を示し、(b
)はソフトウェアによるエラー原因認識方法を示してお
り、全図を通して、同じ符号は同じ対象物を示している
。
す図であり、第3図は本発明を実施してエラー原因を表
示、認識する手段を流れ図で示した図で、(a)はチャ
ネル(CH)内部でのエラー原因表示方法を示し、(b
)はソフトウェアによるエラー原因認識方法を示してお
り、全図を通して、同じ符号は同じ対象物を示している
。
第2図で示した計算機システムにおいては、入出力装置
(Ilo) 4や、チャネル(C11) 3内の制御を
、該チャネル(CH) 3内の制御メモリ (以下、C
3と云う)33に格納されているマイクロプログラム(
ファームウェア)で行い、ハードウェア量を削減する為
に、該チャネル(CH) 3内のランダムアクセスメモ
リ (以下、RAMと云う)34に、デバイス制御レジ
スタ (以下、OCRと云う)、起動(コマンド)キュ
、−1割り込みキュー等を設け、中央処理装置(以下、
CPUと云う)1とのインタフェースは、チャネル制御
レジスタ(以下、ACRと云う)31を、複数個の入出
力装置(Ilo) 4に共通化するように構成されてい
る。
(Ilo) 4や、チャネル(C11) 3内の制御を
、該チャネル(CH) 3内の制御メモリ (以下、C
3と云う)33に格納されているマイクロプログラム(
ファームウェア)で行い、ハードウェア量を削減する為
に、該チャネル(CH) 3内のランダムアクセスメモ
リ (以下、RAMと云う)34に、デバイス制御レジ
スタ (以下、OCRと云う)、起動(コマンド)キュ
、−1割り込みキュー等を設け、中央処理装置(以下、
CPUと云う)1とのインタフェースは、チャネル制御
レジスタ(以下、ACRと云う)31を、複数個の入出
力装置(Ilo) 4に共通化するように構成されてい
る。
このチャネル制御方式においては、入出力装置(Ilo
) 4に対するコマンドが、上記チャネル(CH)3に
対するチャネルコマンドと、デバイス(Ilo)4に対
するデバイスコマンドに2分化され、チャネルコマンド
ハCPU 1が発行し、デバイスコマンドは該チャネル
コマンドに基づいて、チャネル(CH) 3が主記憶装
置(MM) 2から読み出すことによって得ることがで
きる。
) 4に対するコマンドが、上記チャネル(CH)3に
対するチャネルコマンドと、デバイス(Ilo)4に対
するデバイスコマンドに2分化され、チャネルコマンド
ハCPU 1が発行し、デバイスコマンドは該チャネル
コマンドに基づいて、チャネル(CH) 3が主記憶装
置(MM) 2から読み出すことによって得ることがで
きる。
又、上記ACR31はチャネル起動時のデバイスを指定
するレジスタ(DV^)と、チャネルコマンドの種類を
指定するレジスタ(AOP)と、コマンド終了時のステ
ータスを表示する1、前記ステータスレジスタ (以下
、ASTと云う)と5割り込みデバイスを表示するレジ
スタ(IDVA) 、及び制御レジスタがらなり、一時
には1つのチャネル制御情報が格納され、その内容がR
AM 34の、前記OCRに退避される迄の間、上記A
STのチャネルビジー(以下、ABSYと云う)ビット
が“1”となっており、次のチャネルコマンドが該チャ
ネル(CH) 3に受信されるのを抑止している。
するレジスタ(DV^)と、チャネルコマンドの種類を
指定するレジスタ(AOP)と、コマンド終了時のステ
ータスを表示する1、前記ステータスレジスタ (以下
、ASTと云う)と5割り込みデバイスを表示するレジ
スタ(IDVA) 、及び制御レジスタがらなり、一時
には1つのチャネル制御情報が格納され、その内容がR
AM 34の、前記OCRに退避される迄の間、上記A
STのチャネルビジー(以下、ABSYと云う)ビット
が“1”となっており、次のチャネルコマンドが該チャ
ネル(CH) 3に受信されるのを抑止している。
このようなチャネル(CH) 3において、本発明を実
施してエラー原因を表示する場合の動作を以下に説明す
る。
施してエラー原因を表示する場合の動作を以下に説明す
る。
先ず、cpυ1が入出力処理プログラムを実行して、上
記唯1つのCPUインタフェースとして設けられている
ACR31(7)ASTを読み出し、ABSYが“1゜
でなければ、上記デバイスアドレス(DVA)と、チャ
ネルコマンド(AOP)を該AC!231に書き込むこ
とにより、該チャネル(CH) 3に対する起動をがけ
ることができる。
記唯1つのCPUインタフェースとして設けられている
ACR31(7)ASTを読み出し、ABSYが“1゜
でなければ、上記デバイスアドレス(DVA)と、チャ
ネルコマンド(AOP)を該AC!231に書き込むこ
とにより、該チャネル(CH) 3に対する起動をがけ
ることができる。
該チャネル(CH) 3は、該起動がかけられると、A
CR31内のASTにあるABSYを“1”とした後、
上記RAM 34上のDCRに上記チャネルコマンドを
退避すると共に、上記コマンドキューに投入する。
CR31内のASTにあるABSYを“1”とした後、
上記RAM 34上のDCRに上記チャネルコマンドを
退避すると共に、上記コマンドキューに投入する。
8亥コマンド′キユーへのチャネルコマンドの投入が完
了すると、上記ABSYを°0′として、CPU 1か
らの新たなチャネルコマンドが受信できるように機能す
る。
了すると、上記ABSYを°0′として、CPU 1か
らの新たなチャネルコマンドが受信できるように機能す
る。
該コマンドキューに投入されたチャネルコマンドが、該
チャネル(CH) 3内のモニタによって起動されるコ
マンド実行プログラムにより、該コマンドキューから順
次読み出されると、該当する入出力装置(Ilo)の機
番に対応するOCRが参照され、該DCI?が示す主記
憶装置(1’1M)の特定領域から、前述のデバイスコ
マンドを取り出し、該デバイスコマンドが指示する入出
力処理を実行する。
チャネル(CH) 3内のモニタによって起動されるコ
マンド実行プログラムにより、該コマンドキューから順
次読み出されると、該当する入出力装置(Ilo)の機
番に対応するOCRが参照され、該DCI?が示す主記
憶装置(1’1M)の特定領域から、前述のデバイスコ
マンドを取り出し、該デバイスコマンドが指示する入出
力処理を実行する。
該デバイスコマンドの実行が終了すると、RAM34上
の割り込みキューに投入され、該投入された入出力処理
が、再びコマンド実行プログラムによって取り出され、
CPU 1に対する終結割り込みを行うことによって、
一連の入出力処理が完了する。
の割り込みキューに投入され、該投入された入出力処理
が、再びコマンド実行プログラムによって取り出され、
CPU 1に対する終結割り込みを行うことによって、
一連の入出力処理が完了する。
従って、上記ABSY・1は、CPU 1で実行された
入出力処理プログラムによって発行された、上記チャネ
ルコマンドが、チャネル(CH) 3内のACR31に
書き込まれた後、RAM 34内のコマンドキューに投
入される迄の期間を示していることになる。
入出力処理プログラムによって発行された、上記チャネ
ルコマンドが、チャネル(CH) 3内のACR31に
書き込まれた後、RAM 34内のコマンドキューに投
入される迄の期間を示していることになる。
そして、上記CPU 1で実行される入出力処理プログ
ラムに対する起動が、後述するソフトウェアの起動を意
味し、該ソフトウェアの起動によってチャネルコマンド
が発行され、チャネル(CH) 3のCPUインタフェ
ースとして設けられている前述のACR31に書き込ま
れ時に起動されるマイクロプログラムノ動作が、後述す
るチャネルコマンド起動に対応する。
ラムに対する起動が、後述するソフトウェアの起動を意
味し、該ソフトウェアの起動によってチャネルコマンド
が発行され、チャネル(CH) 3のCPUインタフェ
ースとして設けられている前述のACR31に書き込ま
れ時に起動されるマイクロプログラムノ動作が、後述す
るチャネルコマンド起動に対応する。
このようにして起動されたチャネル(CH) 3内で発
生した各種エラーに対する原因表示、認識方式を、第1
図〜第3図によって説明する。
生した各種エラーに対する原因表示、認識方式を、第1
図〜第3図によって説明する。
本発明においては、第1図で説明したように、エラー原
因の詳細が、チャネル(CH) 3内の既存のコントロ
ールレジスタ(コマンド起動情報用のしジスタ)に表示
されるように動作するので、該エラーの発生した時点に
おいては、ハードウェアエラーとマイクロプログラムエ
ラーとの衝突を抑止する必要がある。
因の詳細が、チャネル(CH) 3内の既存のコントロ
ールレジスタ(コマンド起動情報用のしジスタ)に表示
されるように動作するので、該エラーの発生した時点に
おいては、ハードウェアエラーとマイクロプログラムエ
ラーとの衝突を抑止する必要がある。
具体的には、エラーの発生時点においては、該エラー原
因を、上記コントロールレジスタに表示しないで、単に
、前述のACR31内のASTのチャネルエラー (以
下、AEl?Rと云う)ビットを、論理和条件でセント
するのみとする。
因を、上記コントロールレジスタに表示しないで、単に
、前述のACR31内のASTのチャネルエラー (以
下、AEl?Rと云う)ビットを、論理和条件でセント
するのみとする。
従って、該AERR=1の時に、ハードウェアエラーか
、マイクロプログラム検出エラーかを識別し、マイクロ
プログラム検出エラーと認識された時のみ、その詳細原
因を、コントロールレジスタにセントし、ロギングする
ように機能させる手段に、本発明の主眼がある。
、マイクロプログラム検出エラーかを識別し、マイクロ
プログラム検出エラーと認識された時のみ、その詳細原
因を、コントロールレジスタにセントし、ロギングする
ように機能させる手段に、本発明の主眼がある。
先ず、第3図において、(a)はCPU 1が入出力処
理プログラム(即ち、ソフトウェア)を実行して、チャ
ネルコマンドを発行し、チャネル((:)i) 3が起
動された時の、該チャネル(CH) 3内でのエラー原
因表示手段を示しており、前述のへBSYビットは1゛
となっている。
理プログラム(即ち、ソフトウェア)を実行して、チャ
ネルコマンドを発行し、チャネル((:)i) 3が起
動された時の、該チャネル(CH) 3内でのエラー原
因表示手段を示しており、前述のへBSYビットは1゛
となっている。
ステップ40 : AERR=1かを見て、′1”であ
ると次のステ・ノブ41に移るが、°l゛でなければス
テップ46に飛ぶ。
ると次のステ・ノブ41に移るが、°l゛でなければス
テップ46に飛ぶ。
ステップ41:現在処理中のチャネルコマンドの前に、
CPU 1によって発行されたチャネルコマンド実行時
に発生し、例えばRAM 34の特定領域に格納されて
いるマイクロプログラム(診断プログラム、或いはコマ
ンド実行プログラム)検出エラーの詳細原因を、コント
ロールレジスタに、例えばコード化してセットし表示す
る。
CPU 1によって発行されたチャネルコマンド実行時
に発生し、例えばRAM 34の特定領域に格納されて
いるマイクロプログラム(診断プログラム、或いはコマ
ンド実行プログラム)検出エラーの詳細原因を、コント
ロールレジスタに、例えばコード化してセットし表示す
る。
ステップ42:上記ABSYを“0゛として、次のチャ
ネルコマンドを待つ。
ネルコマンドを待つ。
ステップ43:チャネル(CH) 3のCS 33に格
納されている自己診断プログラム、又は前述のコマンド
実行プログラムを実行する。
納されている自己診断プログラム、又は前述のコマンド
実行プログラムを実行する。
該コマンド実行プロゲラ11においては、コマンドキュ
ーに投入されいるチャネルコマンドを順次取り出して、
該コマンドが示す主記憶装置(MM) 2の領域からデ
バイスコマンドを読み出し、該デバイスコマンドの内容
によって入出力装置(デバイス:Jlo) 4をアクセ
スする。
ーに投入されいるチャネルコマンドを順次取り出して、
該コマンドが示す主記憶装置(MM) 2の領域からデ
バイスコマンドを読み出し、該デバイスコマンドの内容
によって入出力装置(デバイス:Jlo) 4をアクセ
スする。
ステップ44:上記マイクロプログラムの実行途上ニオ
いて、該マイクロプログラム検出エラーが発生したかど
うかを判断し、若し該エラーが発生しているとステップ
45に飛ぶが、該エラーが発生していなければステップ
43に戻り、該マイクロプログラムの実行を続ける。
いて、該マイクロプログラム検出エラーが発生したかど
うかを判断し、若し該エラーが発生しているとステップ
45に飛ぶが、該エラーが発生していなければステップ
43に戻り、該マイクロプログラムの実行を続ける。
ステップ45:第1図(a)のエラーセット回路によっ
て、単にASTのAERRビットを1゛にセットするの
みで、エラー原因の表示は行わない。
て、単にASTのAERRビットを1゛にセットするの
みで、エラー原因の表示は行わない。
ステップ46:チャネル(CH) 3が起動されて、A
ERR・0の侭であるので、該チャネルコマンドを実行
する。具体的には、該チャネルコマンドを、RAM34
のOCRに退避させると共に、コマンドキューに投入す
る。
ERR・0の侭であるので、該チャネルコマンドを実行
する。具体的には、該チャネルコマンドを、RAM34
のOCRに退避させると共に、コマンドキューに投入す
る。
以上のような、エラー原因表示制御を行うことにより、
エラーが発生した時点では、該エラーがハードウェアエ
ラーか、或いはマイクロプログラム検出エラーの何れで
あっても、単に両者の論理和条件で、ΔERRビットを
°l°にセントするのみで、その時、RAM 34の特
定領域に格納された詳細原因がコントロールレジスタに
セットされるのは、次のチャネル起動が行われた時であ
る為、ハードウェアエラーと、マイクロプログラム検出
エラーの衝突が起こることがないと云う特徴がある。
エラーが発生した時点では、該エラーがハードウェアエ
ラーか、或いはマイクロプログラム検出エラーの何れで
あっても、単に両者の論理和条件で、ΔERRビットを
°l°にセントするのみで、その時、RAM 34の特
定領域に格納された詳細原因がコントロールレジスタに
セットされるのは、次のチャネル起動が行われた時であ
る為、ハードウェアエラーと、マイクロプログラム検出
エラーの衝突が起こることがないと云う特徴がある。
次に、第3図(b)によって、CPU 1で実行される
入出力処理プログラムの起動時点において行われるエラ
ー原因H128fJt方法について説明する。
入出力処理プログラムの起動時点において行われるエラ
ー原因H128fJt方法について説明する。
ステップ50 : CPU 1からチャネル(CH)
3を見た時、次のチャネルコマンドが発行されるか、或
いは入出力装置(Ilo) 4からの終結割り込みがあ
る迄の間は、前回のチャネルコマンド、又は終結割り込
み情報が、ACR31に保存されているので、該ACR
31のASTからABSYビ・ノドを取り出して、“1
”かどうかを見る。
3を見た時、次のチャネルコマンドが発行されるか、或
いは入出力装置(Ilo) 4からの終結割り込みがあ
る迄の間は、前回のチャネルコマンド、又は終結割り込
み情報が、ACR31に保存されているので、該ACR
31のASTからABSYビ・ノドを取り出して、“1
”かどうかを見る。
若し、該ABSYビットが“1゛であると、当該チャネ
ル(C1l) 3に対する起動の以前に、該チャネル(
CH) 3に対して送出されたチャネルコマンドが、コ
マンドキューに投入される途中であるのでステップ55
に飛び、ステップ50との間でループするが、f、 A
B S Yビットが“1”でなければ、当該チャネル
コマンドがコマンドキューに投入された後であるのでス
テップ51に移る。
ル(C1l) 3に対する起動の以前に、該チャネル(
CH) 3に対して送出されたチャネルコマンドが、コ
マンドキューに投入される途中であるのでステップ55
に飛び、ステップ50との間でループするが、f、 A
B S Yビットが“1”でなければ、当該チャネル
コマンドがコマンドキューに投入された後であるのでス
テップ51に移る。
従って、^BSY=1中であっても、チャネル(C)I
) 3が正常であれば、いずれABSY=0となって、
ステップ51に進ことができる。
) 3が正常であれば、いずれABSY=0となって、
ステップ51に進ことができる。
ステップ51 : ASTのAI!RRビットが“1゛
かどうかを見て、“1”であればハードウェアエラーか
、或いはマイクロプログラム検出エラーかを識別する為
に、次のステップ52に進が、ABRR・0であれば正
常動作であるので、ステップ57に飛ぶ。
かどうかを見て、“1”であればハードウェアエラーか
、或いはマイクロプログラム検出エラーかを識別する為
に、次のステップ52に進が、ABRR・0であれば正
常動作であるので、ステップ57に飛ぶ。
ステップ52 : CPU 1はNOPコマンドを発行
して次のステップに移る。通常、ここで、ABSY・1
となる。
して次のステップに移る。通常、ここで、ABSY・1
となる。
ステップ53 : ABSY、1かどうかを見る。若し
、1であるとステップ56との間でループさせ、当該N
OPコマンドがコマンドキューに投入されるのを待つ。
、1であるとステップ56との間でループさせ、当該N
OPコマンドがコマンドキューに投入されるのを待つ。
そして、ABSY−0となった時点でステップ54に移
る。
る。
ステップ54:上記NOPコマンドは正常にコマンドキ
ューに投入されたので、ステップ51で検出した1HR
R= 1は、ハードウェアエラーではなく、1つ前のチ
ャネルコマンド実行時に生起したマイクロプログラム検
出エラーと認識し、前述のステップ41で格納されてい
るコントロールレジスタの内容、即ちマイクロプログラ
ム検出エラーの詳細原因をロギングし、その内容の分析
ができるようにする。
ューに投入されたので、ステップ51で検出した1HR
R= 1は、ハードウェアエラーではなく、1つ前のチ
ャネルコマンド実行時に生起したマイクロプログラム検
出エラーと認識し、前述のステップ41で格納されてい
るコントロールレジスタの内容、即ちマイクロプログラ
ム検出エラーの詳細原因をロギングし、その内容の分析
ができるようにする。
ステ・ンブ55ニステップ50とル−フ゛しながら八E
RR・lかどうかを見る。若し、該ループ期間中におい
てAERR=1が検出されると、ABSY=1中にエラ
ーが発生したことを意味するが、ABSY=1中は、前
述のようにCPU 1が発行したチャネルコマンドがコ
マンドキューに投入される迄の間であり、実際のデバイ
スコマンドは未だ実行されてはいないので、ハードウェ
アエラーと認識する。
RR・lかどうかを見る。若し、該ループ期間中におい
てAERR=1が検出されると、ABSY=1中にエラ
ーが発生したことを意味するが、ABSY=1中は、前
述のようにCPU 1が発行したチャネルコマンドがコ
マンドキューに投入される迄の間であり、実際のデバイ
スコマンドは未だ実行されてはいないので、ハードウェ
アエラーと認識する。
然し、Δ[ERR=Oであれば、ステップ50に戻って
、いずれ該コマンドのコマンドキューへの投入が行われ
るのをループしながら待つ。
、いずれ該コマンドのコマンドキューへの投入が行われ
るのをループしながら待つ。
ステップ56 : NOPコマンドを実行してタイムア
ウトが検出されたことは、該NOPコマンドが正常に実
行されなかったことを意味するので、ステップ51で検
出されたエラーはハードウェアエラーと認識する。
ウトが検出されたことは、該NOPコマンドが正常に実
行されなかったことを意味するので、ステップ51で検
出されたエラーはハードウェアエラーと認識する。
ステップ57:当該CPU 1での入出力処理プログラ
ムは、チャネル起動時と、入出内装!((10) 4か
らの終結割り込み時に起動されるので、該入出力処理が
チャネル起動時のものかどうかを判断し、チャネル起動
時のものであればステップ58に移るが、チャネル起動
時のものでなければ、終結処理を意味するので、当該エ
ラー認識処理を終了させる。
ムは、チャネル起動時と、入出内装!((10) 4か
らの終結割り込み時に起動されるので、該入出力処理が
チャネル起動時のものかどうかを判断し、チャネル起動
時のものであればステップ58に移るが、チャネル起動
時のものでなければ、終結処理を意味するので、当該エ
ラー認識処理を終了させる。
ステップ58:当該ソフトウェア動作は正常に動作して
いるので、入出力装置(Ilo) 4に対するチャネル
コマンドを発行し、終了割り込み待ちとする。
いるので、入出力装置(Ilo) 4に対するチャネル
コマンドを発行し、終了割り込み待ちとする。
このように、本発明においては、ハードウェアエラー、
又はマイクロプログラム検出エラーの何れの場合におい
ても、エラーが発生した時点では、該エラー原因を表示
しないで、車にACR31のASTのへERRビ・ソト
を““1”にセットするだけとし、後はチャネル(CH
) 3が起動された時に、AERR・1であれば、コマ
ンド起動情報をセットするコントロールレジスタにエラ
ー原因をセットし、CPU l側で入出力処理プログラ
ム、即ちソフトウェアが起動された時点で、上記AER
R・1であると、NOPコマンドを発行して、該NOP
コマンドが正常に終了した時には、該AERR=1はマ
イクロプログラム検出エラーと認識して、上記コントロ
ールレジスタの内容をロギングするが、該NOPコマン
ドが正常に終了しなければ、ハードウェアエラーと認識
するようにした所に特徴がある。
又はマイクロプログラム検出エラーの何れの場合におい
ても、エラーが発生した時点では、該エラー原因を表示
しないで、車にACR31のASTのへERRビ・ソト
を““1”にセットするだけとし、後はチャネル(CH
) 3が起動された時に、AERR・1であれば、コマ
ンド起動情報をセットするコントロールレジスタにエラ
ー原因をセットし、CPU l側で入出力処理プログラ
ム、即ちソフトウェアが起動された時点で、上記AER
R・1であると、NOPコマンドを発行して、該NOP
コマンドが正常に終了した時には、該AERR=1はマ
イクロプログラム検出エラーと認識して、上記コントロ
ールレジスタの内容をロギングするが、該NOPコマン
ドが正常に終了しなければ、ハードウェアエラーと認識
するようにした所に特徴がある。
以上、詳細に説明したように、本発明のエラー原因表示
方式は、プロセッサ(M P U )が実行するマイク
ロプログラムによって市IJ 2卸されるチャネル(C
11)において、ハードウェアが検出したエラーと。
方式は、プロセッサ(M P U )が実行するマイク
ロプログラムによって市IJ 2卸されるチャネル(C
11)において、ハードウェアが検出したエラーと。
上記マイクロプログラムが検出したエラービットとの論
理和出力によって、ステータスレジスタ(AsT)ノ特
定ビットにチャネルエラー(AERR)として表示し、
上記マイクロプログラムが起動された時に、該チャネル
エラー(AERR)が“1”であると、該チャネル(C
)l)内のワークメモリに保持されているエラー原因を
、コントロールレジスタに表示し、該チャネル(CH)
を制御する中央処理装置(CPU)において実行される
入出力処理プログラムが起動された時、上記チャネルエ
ラー(AERR)が“1”であると、NOPコマンドを
発行して、正常に終了した時には、マイクロプログラム
エラーとして、上記コントロールレジスタの内容をロギ
ングし、該NOPコマンドが正常に終了しなくてタイム
アウトになった時にはハードウェアエラーと認識するよ
うにしたものであるので、ステータスレジスタ(AST
)でのエラー表示が1ビツトで済み、エラーの検出が高
速化できると共に、マイクロプログラム検出エラーの時
に必要な詳細原因が、既存のコントロールレジスタに表
示されるので、専用の表示レジスタが不要となり、大幅
なコストダウンが図れる効果がある。
理和出力によって、ステータスレジスタ(AsT)ノ特
定ビットにチャネルエラー(AERR)として表示し、
上記マイクロプログラムが起動された時に、該チャネル
エラー(AERR)が“1”であると、該チャネル(C
)l)内のワークメモリに保持されているエラー原因を
、コントロールレジスタに表示し、該チャネル(CH)
を制御する中央処理装置(CPU)において実行される
入出力処理プログラムが起動された時、上記チャネルエ
ラー(AERR)が“1”であると、NOPコマンドを
発行して、正常に終了した時には、マイクロプログラム
エラーとして、上記コントロールレジスタの内容をロギ
ングし、該NOPコマンドが正常に終了しなくてタイム
アウトになった時にはハードウェアエラーと認識するよ
うにしたものであるので、ステータスレジスタ(AST
)でのエラー表示が1ビツトで済み、エラーの検出が高
速化できると共に、マイクロプログラム検出エラーの時
に必要な詳細原因が、既存のコントロールレジスタに表
示されるので、専用の表示レジスタが不要となり、大幅
なコストダウンが図れる効果がある。
第1図は本発明のエラー原因表示方式の構成を示した図
。 第2図は本発明が適用される計算機システムの構成を示
す図。 第3図は本発明を実施してエラー原因を表示、認識する
手段を示した図。 第4図は従来のエラー原因表示方式の一例を示した図。 である。 図面において、 1は中央処理装置(CPU)、2は主記憶装置(MM)
。 3はチャネル(CH)、 4は入出力装置(Ilo
) 。 31はチャネル制御レジスタ(^CR) 。 32はプロセッサ(MPU)、 33は制御メモリ(
CS)。 34はランダムアクセスメモリ(RAM)。 40〜46.及び50〜58はエラー原因表示、認識手
段の各ステップ。 ASTはACR31内のステータスレジスタ。 AERRはAST内のチャネルエラービットABSYは
AST内のチャネルビジービット−゛。 DVAはデバイスアドレス。 AOPはチャネルコマンド。 をそれぞれ示す。
。 第2図は本発明が適用される計算機システムの構成を示
す図。 第3図は本発明を実施してエラー原因を表示、認識する
手段を示した図。 第4図は従来のエラー原因表示方式の一例を示した図。 である。 図面において、 1は中央処理装置(CPU)、2は主記憶装置(MM)
。 3はチャネル(CH)、 4は入出力装置(Ilo
) 。 31はチャネル制御レジスタ(^CR) 。 32はプロセッサ(MPU)、 33は制御メモリ(
CS)。 34はランダムアクセスメモリ(RAM)。 40〜46.及び50〜58はエラー原因表示、認識手
段の各ステップ。 ASTはACR31内のステータスレジスタ。 AERRはAST内のチャネルエラービットABSYは
AST内のチャネルビジービット−゛。 DVAはデバイスアドレス。 AOPはチャネルコマンド。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 プロセッサ(MPU)(32)によって実行されるマイ
クロプログラムによって制御され、中央処理装置(CP
U)(1)からの入出力コマンドを受信して、起動(コ
マンド)キューに投入する迄の間、チャネルビジー(A
BSY)を表示するチャネル(CH)(3)において、 該マイクロプログラムの起動中、及び非起動中にかかわ
らず、エラーの発生した時点で、ハードウェアが検出し
たエラーと、マイクロプログラムが検出したエラービッ
トとの論理和を、上記チャネル(CH)内のチャネル制
御レジスタ(ACR)(31)を構成するステータスレ
ジスタ(AST)の特定ビットに、チャネルエラー(A
ERR)として表示するが、該エラー原因は表示しない
第1の手段と、 上記、マイクロプログラムが起動された時に、上記チャ
ネルエラー(AERR)ビットが“1”であると、上記
チャネル(CH)(3)のコントロールレジスタに該エ
ラー原因を表示する第2の手段と、 上記中央処理装置(CPU)(1)において、チャネル
(CH)(3)を起動、又は終結する為のソフトウェア
が起動された時、該チャネルエラー(AERR)ビット
が“1”であると、NOPコマンドを発行し、該NOP
コマンドの実行終了時に、該チャネル制御レジスタの内
容をロギングして表示する第3の手段と、を設けて、該
エラー原因を分析できるようにすると共に、 上記NOPコマンドの実行において、一定時間を経過し
ても終了しない場合、又は、該チャネル(CH)(3)
がビジー(ABSY)表示中に、チャネルエラー(AE
RR)ビットが“1”であった時には、ハードウェアエ
ラーと認識するようにしたことを特徴とするエラー原因
表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109535A JPS61267152A (ja) | 1985-05-22 | 1985-05-22 | エラ−原因表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109535A JPS61267152A (ja) | 1985-05-22 | 1985-05-22 | エラ−原因表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61267152A true JPS61267152A (ja) | 1986-11-26 |
| JPH0375909B2 JPH0375909B2 (ja) | 1991-12-03 |
Family
ID=14512710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109535A Granted JPS61267152A (ja) | 1985-05-22 | 1985-05-22 | エラ−原因表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007513394A (ja) * | 2003-05-14 | 2007-05-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ホスト・バス・アダプタからステータスを与えるための方法、装置、及びプログラム記憶装置 |
-
1985
- 1985-05-22 JP JP60109535A patent/JPS61267152A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007513394A (ja) * | 2003-05-14 | 2007-05-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ホスト・バス・アダプタからステータスを与えるための方法、装置、及びプログラム記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0375909B2 (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61267152A (ja) | エラ−原因表示方式 | |
| JPS61220030A (ja) | ソフトウエア識別方式 | |
| JPH0440532A (ja) | リアルタイム処理装置 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 | |
| JPS6217877Y2 (ja) | ||
| JPS5840619A (ja) | シ−ケンスコントロ−ラおよびその制御方法 | |
| JPS6218932B2 (ja) | ||
| JPS61196336A (ja) | 割込対象認識方式 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPS62172597A (ja) | マイクロコンピユ−タ装置 | |
| JPS63291148A (ja) | 入出力制御装置の再試行制御方式 | |
| JPH03204735A (ja) | 競合動作試験方式 | |
| JPS6226053B2 (ja) | ||
| JPS58166478A (ja) | マルチプロセツサシステムの起動方式 | |
| JPS59200325A (ja) | 割込処理方式 | |
| JPH0484234A (ja) | トレース方式 | |
| JPH06301632A (ja) | Dma制御装置および制御方法 | |
| JPS6270942A (ja) | 情報処理装置の試験方式 | |
| JPH04270441A (ja) | データ処理装置 | |
| JPS63316242A (ja) | 診断方式 | |
| JPH0451915B2 (ja) | ||
| JPS63285641A (ja) | マシンチェックホルト処理方式 |