JPS63291148A - 入出力制御装置の再試行制御方式 - Google Patents
入出力制御装置の再試行制御方式Info
- Publication number
- JPS63291148A JPS63291148A JP62125478A JP12547887A JPS63291148A JP S63291148 A JPS63291148 A JP S63291148A JP 62125478 A JP62125478 A JP 62125478A JP 12547887 A JP12547887 A JP 12547887A JP S63291148 A JPS63291148 A JP S63291148A
- Authority
- JP
- Japan
- Prior art keywords
- channel program
- processing
- executed
- identification information
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機システムにおける入出力制御装置の再
試行制御方式に係り、特に入出力制御装置が複数のチャ
ネルプログラムにまたがって動作している時に、該入出
力制御装置の動作に関連した障害が発生した場合に好適
な入出力制御装置の再試行制御方式に関する。
試行制御方式に係り、特に入出力制御装置が複数のチャ
ネルプログラムにまたがって動作している時に、該入出
力制御装置の動作に関連した障害が発生した場合に好適
な入出力制御装置の再試行制御方式に関する。
計算機システムでは、瞬時的障害に対処するため、一般
に障害が発生した場合、ソフトウェアによる再試行を実
行して障害の回復を図っている。
に障害が発生した場合、ソフトウェアによる再試行を実
行して障害の回復を図っている。
この場合、入出力制御装置（以下、ＩＯＣという）では
、障害が発生したチャネルプログラムの先頭から再試行
を行うのが普通である。
、障害が発生したチャネルプログラムの先頭から再試行
を行うのが普通である。
一般のＩＯＣでは、チャネルプログラムが処理の基本単
位であるため、チャネルプログラムの単位での再試行を
行っても、何等論理的矛盾を生じないが、例えば最近の
ソート処理機能を有するＩＯＣなどのように、処理対象
のデータ量が多くなると、一つのチャネルプログラムで
は全データが転送できなくなり、複数のチャネルプログ
ラムにまたがって転送しなければならない場合が生じる
。
位であるため、チャネルプログラムの単位での再試行を
行っても、何等論理的矛盾を生じないが、例えば最近の
ソート処理機能を有するＩＯＣなどのように、処理対象
のデータ量が多くなると、一つのチャネルプログラムで
は全データが転送できなくなり、複数のチャネルプログ
ラムにまたがって転送しなければならない場合が生じる
。
このような場合、障害が発生して、途中のチャネルプロ
グラムでそのま＼再試行を行うと、正しく再試行が行わ
れない事態が生じる。以下、これを具体例で説明する。
グラムでそのま＼再試行を行うと、正しく再試行が行わ
れない事態が生じる。以下、これを具体例で説明する。
こぎで、第２図に示すように、ＩＯＣのチャネルコマン
ドを、次のように定義する。
ドを、次のように定義する。
■ ＴＯＲ・・・ＩＯＣに対し動作を指定するＩＯＣオ
ーダ（制御データ）を転送する、 ■ ＷＲＴ・・・ＩＯＣが処理すべきデータ（入力デー
タ）をＩＯＣから読出す（ＷＲＩＴＥ動作）。
ーダ（制御データ）を転送する、 ■ ＷＲＴ・・・ＩＯＣが処理すべきデータ（入力デー
タ）をＩＯＣから読出す（ＷＲＩＴＥ動作）。
■ ＲＤ・・・・・・ＩＯＣが処理したデータ（出力デ
ータ）をＩＯＣから読出す（ＲＥＡＤ動作）、ｌ０Ｃ−
ダには、入出力データに対するＩＯＣの実行すべき動作
（ＲＥＡＤ／ＷＲＩＴＥ動作と区別するために、こ２で
は、本来処理と称することにする）を指定するオーダ種
別等が記述される。
ータ）をＩＯＣから読出す（ＲＥＡＤ動作）、ｌ０Ｃ−
ダには、入出力データに対するＩＯＣの実行すべき動作
（ＲＥＡＤ／ＷＲＩＴＥ動作と区別するために、こ２で
は、本来処理と称することにする）を指定するオーダ種
別等が記述される。
第３図に一連の処理を行うためのチャネルプログラムの
列を示す。こ＼で、１つのチャネルプログラムの先頭に
は、ＩＯＣに対し、ＩＯＣオーダを転送するＴＯＲコマ
ンドを記述し、その後はＷＲＴコマンドが複数回記述さ
れているとする。また、１つのＷＲＴコマンドでは１つ
のバッファ（複数のレコードの集まりを格納しているデ
ータバイトをバッファと呼ぶことにする）をＩＯＣに転
送するものとする。なお、ＣＣはコマンドチェインを意
味する。
列を示す。こ＼で、１つのチャネルプログラムの先頭に
は、ＩＯＣに対し、ＩＯＣオーダを転送するＴＯＲコマ
ンドを記述し、その後はＷＲＴコマンドが複数回記述さ
れているとする。また、１つのＷＲＴコマンドでは１つ
のバッファ（複数のレコードの集まりを格納しているデ
ータバイトをバッファと呼ぶことにする）をＩＯＣに転
送するものとする。なお、ＣＣはコマンドチェインを意
味する。
今、第３図に示すチャネルプログラムの列を実行中、Ｉ
ＯＣの動作に関連した障害が発生し、途中のチャネプロ
グラムで再試行になった場合を考える。この場合の従来
の再試行処理手順を第７図に示す、第７図は２番目のチ
ャネルプログラムの実行途中で障害が発生して再試行に
なった例で、２番目のチャネルプログラムの先頭からそ
のま＼再試行を行うことを示している。
ＯＣの動作に関連した障害が発生し、途中のチャネプロ
グラムで再試行になった場合を考える。この場合の従来
の再試行処理手順を第７図に示す、第７図は２番目のチ
ャネルプログラムの実行途中で障害が発生して再試行に
なった例で、２番目のチャネルプログラムの先頭からそ
のま＼再試行を行うことを示している。
第７図において、障害時点までに、ＩＯＣは２番目のチ
ャネルプログラムの３番目のＷＲＴコマンドまでに渡さ
れたバッファについて既にＴＯＲコマンドで指示された
本来処理を実行している。
ャネルプログラムの３番目のＷＲＴコマンドまでに渡さ
れたバッファについて既にＴＯＲコマンドで指示された
本来処理を実行している。
例えばソート処理の場合、障害時点までのデータはＩＯ
Ｃ内でソートが済んでいる。このため、２番目のチャネ
ルプログラムの先頭からそのま＼再試行を行うと、処理
が重複して行われるため、正しい処理結果が得られない
。なお、それまでに実行した内部状態を破棄して、２番
目のチャネルプログラムの先頭から再試行を行う場合に
おいては、１番目のチャネルプログラムで実行した処理
も破棄されてしまい、やはり正しく再処行処理達できな
い。
Ｃ内でソートが済んでいる。このため、２番目のチャネ
ルプログラムの先頭からそのま＼再試行を行うと、処理
が重複して行われるため、正しい処理結果が得られない
。なお、それまでに実行した内部状態を破棄して、２番
目のチャネルプログラムの先頭から再試行を行う場合に
おいては、１番目のチャネルプログラムで実行した処理
も破棄されてしまい、やはり正しく再処行処理達できな
い。
本発明の目的は、ＩＯＣ側で上記のごとき問題点を解決
する再試行制御方式を提供することにある。
する再試行制御方式を提供することにある。
〔問題点を解決するための手段及び作用〕本発明は、チ
ャネルプログラムに、その発行順序が認識できる識別情
報（例えば、チャネルプログラム通番、オーダ種別毎の
通番）を付加すると＼もに、入出力制御装置に、実行し
たチャネルプログラムの識別情報と処理済動作数（例え
ば処理済バッファ数）を記憶する手段を設ける。
ャネルプログラムに、その発行順序が認識できる識別情
報（例えば、チャネルプログラム通番、オーダ種別毎の
通番）を付加すると＼もに、入出力制御装置に、実行し
たチャネルプログラムの識別情報と処理済動作数（例え
ば処理済バッファ数）を記憶する手段を設ける。
入出力制御装置は、新しく発行されたチャネルプログラ
ムの識別情報が記憶してある直前に実行したチャネルプ
ログラムの識別情報と同じか比較し、同じ場合には再試
行処理と認識して、当該チャネルプログラム中の処理済
みバッファについては転送処理を行うだけで、何も動作
せずにスキップし、その後の未処理のバッファから処理
を行う。
ムの識別情報が記憶してある直前に実行したチャネルプ
ログラムの識別情報と同じか比較し、同じ場合には再試
行処理と認識して、当該チャネルプログラム中の処理済
みバッファについては転送処理を行うだけで、何も動作
せずにスキップし、その後の未処理のバッファから処理
を行う。
これにより、一連の処理が複数のチャネルプログラムに
またがってする場合にも再試行処理を正しく行うことが
できる。
またがってする場合にも再試行処理を正しく行うことが
できる。
以下１本発明の一実施例について図面により説明する。
第１図は本発明の一実施例の構成図である。第１図にお
いて、本体系装置（ＣＰＵ）１０はチャネルプログラム
を管理しており、入出力制御装置（ＩＯＣ）２０を起動
してチャネルコマンドを工０Ｃ２０に送る。ｌ０Ｃ２０
は、ＣＰＵｌ０からの入力データあるいはＣＰＵｌ０へ
の出力データの格納場所である作業用メモリ３０、ＣＰ
Ｕｌ０との間の転送制御を行うチャネルインタフェース
制御部４０、再試行制御を行うための処理状態を記憶す
る記憶部５０．ＣＰＵｌ０からの入力データに対しＩＯ
Ｃオーダで指定された動作を行う主装置（例えばソート
処理装置など）、ＩＯＣ全体を制御する主制御部７０よ
りなる。なお、記憶部５０は作業用メモリ３０が兼ねる
ようにしてもよい。
いて、本体系装置（ＣＰＵ）１０はチャネルプログラム
を管理しており、入出力制御装置（ＩＯＣ）２０を起動
してチャネルコマンドを工０Ｃ２０に送る。ｌ０Ｃ２０
は、ＣＰＵｌ０からの入力データあるいはＣＰＵｌ０へ
の出力データの格納場所である作業用メモリ３０、ＣＰ
Ｕｌ０との間の転送制御を行うチャネルインタフェース
制御部４０、再試行制御を行うための処理状態を記憶す
る記憶部５０．ＣＰＵｌ０からの入力データに対しＩＯ
Ｃオーダで指定された動作を行う主装置（例えばソート
処理装置など）、ＩＯＣ全体を制御する主制御部７０よ
りなる。なお、記憶部５０は作業用メモリ３０が兼ねる
ようにしてもよい。
こ＼で、チャネルプログラムは第３図の通りとする。ｌ
０Ｃ２０の基本的動作は、まずＣＰＵｌ０から１゛ＯＲ
コマンドによるＩＯＣオーダの転送を受ける０次に、Ｃ
ＰＵｌ０からＷＲＴコマンドによる１バツフアの転送を
受けた後、主装置６０を起動して、バッファ単位でＩＯ
Ｃオーダに従い、指定された動作を行うという処理を全
てのバッファが終了するまで繰返し行う。これでバッフ
ァ単位の処理が行われる。
０Ｃ２０の基本的動作は、まずＣＰＵｌ０から１゛ＯＲ
コマンドによるＩＯＣオーダの転送を受ける０次に、Ｃ
ＰＵｌ０からＷＲＴコマンドによる１バツフアの転送を
受けた後、主装置６０を起動して、バッファ単位でＩＯ
Ｃオーダに従い、指定された動作を行うという処理を全
てのバッファが終了するまで繰返し行う。これでバッフ
ァ単位の処理が行われる。
次に、本発明による再試行制御動作について説明する。
第４図は本発明の再試行制御方式の第１の実施例の処理
手順を示したものである。ＣＰＵｌ０は、ＴＯＲコマン
ドで転送する■○Ｃオーダに、チャネルプログラムの発
行順序を認識できるチャネルプログラム通番（ＣＰＮＯ
）をふってｌ０Ｃ２０に通知する。ｌ０Ｃ２０では、チ
ャネルプログラム単位に、ＣＰＮＯを記憶部５０に記憶
し、さらに、該チャネルプログラムで複数のバッファの
どこまで処理されているか（処理済バッファ数、ＰＢＮ
Ｏ）を計数して、同じく記憶部５０に記憶しておく。障
害が発生すると、ＣＰＵｌ０は該障害の発生したチャネ
ルプログラムの先頭から再試行を行い、そのＴＯＲコマ
ンドで転送するＩＯＣオーダに該チャネルプログラム通
番（ＣＰＮＯ）をふってｌ０Ｃ２０に再通知する。ｌ０
Ｃ２０は、今回送られて来たチャネルプログラムのＣＰ
ＮＯが、記憶部５０に記憶されている直前に実行したチ
ャネルプログラムのＣＰＮＯと同じかチェックし、同じ
であれば、再試行処理と認識し、該チャネルプログラム
内の処理済みバッファ（記憶部れているＰＢＮＯで分か
る）については転送処理を行うだけで、何も動作しない
で、未処理のバッファから処理を行う、第４図では、第
７図の例と同様に２番目のチャネルプログラムで障害が
発生し。
手順を示したものである。ＣＰＵｌ０は、ＴＯＲコマン
ドで転送する■○Ｃオーダに、チャネルプログラムの発
行順序を認識できるチャネルプログラム通番（ＣＰＮＯ
）をふってｌ０Ｃ２０に通知する。ｌ０Ｃ２０では、チ
ャネルプログラム単位に、ＣＰＮＯを記憶部５０に記憶
し、さらに、該チャネルプログラムで複数のバッファの
どこまで処理されているか（処理済バッファ数、ＰＢＮ
Ｏ）を計数して、同じく記憶部５０に記憶しておく。障
害が発生すると、ＣＰＵｌ０は該障害の発生したチャネ
ルプログラムの先頭から再試行を行い、そのＴＯＲコマ
ンドで転送するＩＯＣオーダに該チャネルプログラム通
番（ＣＰＮＯ）をふってｌ０Ｃ２０に再通知する。ｌ０
Ｃ２０は、今回送られて来たチャネルプログラムのＣＰ
ＮＯが、記憶部５０に記憶されている直前に実行したチ
ャネルプログラムのＣＰＮＯと同じかチェックし、同じ
であれば、再試行処理と認識し、該チャネルプログラム
内の処理済みバッファ（記憶部れているＰＢＮＯで分か
る）については転送処理を行うだけで、何も動作しない
で、未処理のバッファから処理を行う、第４図では、第
７図の例と同様に２番目のチャネルプログラムで障害が
発生し。
再試行になった場合を示している。
こ＼で、第１図の動作を第４図の例で詳述する。
チャネルプログラム通番は１から連続にふられているも
のとし、また、記憶部５０のチャネルプログラム通番の
格納域は、初期状態では１１０”に初期設定されている
ものとする。なお、最初のチャネルプログラムの場合は
、旧ＣＰＮＯ＝Ｏとしているので、新ＣＰ Ｎ Ｏ〜旧
ＣＰＮＯであり、再試行ではないと認識する。ＣＰＵｌ
０から１つのチャネルプログラムによりｌ０Ｃ２０を起
動する。
のとし、また、記憶部５０のチャネルプログラム通番の
格納域は、初期状態では１１０”に初期設定されている
ものとする。なお、最初のチャネルプログラムの場合は
、旧ＣＰＮＯ＝Ｏとしているので、新ＣＰ Ｎ Ｏ〜旧
ＣＰＮＯであり、再試行ではないと認識する。ＣＰＵｌ
０から１つのチャネルプログラムによりｌ０Ｃ２０を起
動する。
チャネルインタフェース制御部４０は、まず、ＣＰＵｌ
０からＴＯＲコマンドによりｒＯＣオーダの転送を受け
、ＩＯＣオーダを作業用メモリ３０に書込む。次に、記
憶部５０から直前に実行されたＣＰＮＯ（旧ＣＰＮＯ）
を読出す。次に、作業用メモリ３０のＩＯＣオーダの中
からチャネルプログラム通番（新ＣＰＮＯ）を読出し、
記憶部５０に書込み、ＣＰＮＯを記憶する。
０からＴＯＲコマンドによりｒＯＣオーダの転送を受け
、ＩＯＣオーダを作業用メモリ３０に書込む。次に、記
憶部５０から直前に実行されたＣＰＮＯ（旧ＣＰＮＯ）
を読出す。次に、作業用メモリ３０のＩＯＣオーダの中
からチャネルプログラム通番（新ＣＰＮＯ）を読出し、
記憶部５０に書込み、ＣＰＮＯを記憶する。
次に、新ＣＰＮＯと旧ＣＰＮＯとを比較する。
この時、新ＣＰＮＯ〜旧ＣＰＮＯの場合は、処理済バッ
ファ数ＰＢＮＯ＝Ｏにして、以下の処理を行う。
ファ数ＰＢＮＯ＝Ｏにして、以下の処理を行う。
■ ＷＲＴコマンドによる１バツフアの転送処理を行い
、作業用メモリ３０にデータを格納する、■ 主装置６
０を起動する、 ■ 主装置６０は、作業用メモリ３０にあるデータを参
照して、指定された動作を行う、■ 主装置６０の■の
動作が終了すれば、ＰＢＮＯをカウントアツプする（Ｐ
ＢＮＯ＝ＰＢＮＯ＋１）、 ■ ＰＢＮＯを記憶部５０に格納する。□上記■〜■の
処理を全てのＷＲＴコマンド（全てのバッファ）が終了
するまで繰返し行う。
、作業用メモリ３０にデータを格納する、■ 主装置６
０を起動する、 ■ 主装置６０は、作業用メモリ３０にあるデータを参
照して、指定された動作を行う、■ 主装置６０の■の
動作が終了すれば、ＰＢＮＯをカウントアツプする（Ｐ
ＢＮＯ＝ＰＢＮＯ＋１）、 ■ ＰＢＮＯを記憶部５０に格納する。□上記■〜■の
処理を全てのＷＲＴコマンド（全てのバッファ）が終了
するまで繰返し行う。
また、新ＣＰＮＯ＝旧ＣＰＮＯの場合は、再試行処理で
あると認識して、記憶部５０から処理済バッファ数（Ｐ
Ｂ Ｎｏ）を読出し、ＰＢＮＯ分だけ、各ＷＲＴコマ
ンドによる１バツフアの作業用３０への転送処理を行う
だけで、主装置６０は起動しない（これを５ＫＩＰ処理
と称する）。
あると認識して、記憶部５０から処理済バッファ数（Ｐ
Ｂ Ｎｏ）を読出し、ＰＢＮＯ分だけ、各ＷＲＴコマ
ンドによる１バツフアの作業用３０への転送処理を行う
だけで、主装置６０は起動しない（これを５ＫＩＰ処理
と称する）。
ＰＢＮＯ分の５ＫＩＰ処理が終了した後は、以下の処理
を行う。
を行う。
■ ＷＲＴコマンドによる１バツフアの転送処理を行い
、作業用メモリ２０にデータを格納する、■ 主装置６
０を起動する、 ■ 主装置６０は、作業用メモリ３０にあるデータを参
照して、指定された動作を行う、■ 主装［６０の■の
動作が終了すれば、ＰＢＮＯをカウントアツプする、 ■ ＰＢＮＯを記憶部５０に格納する、上記■〜■の処
理を全てのＷＲＴコマンド（全てのバッファ）が終了す
るまで繰返し行う。なお、新ＣＰＮＯ＝旧ＣＰＮＯでか
つ直前のＰＢＮＯが０の時は、５ＫＩＰ処理は行わず、
上記■〜■の処理を全てのＷＲＴコマンドが終了するま
で繰返し行う。
、作業用メモリ２０にデータを格納する、■ 主装置６
０を起動する、 ■ 主装置６０は、作業用メモリ３０にあるデータを参
照して、指定された動作を行う、■ 主装［６０の■の
動作が終了すれば、ＰＢＮＯをカウントアツプする、 ■ ＰＢＮＯを記憶部５０に格納する、上記■〜■の処
理を全てのＷＲＴコマンド（全てのバッファ）が終了す
るまで繰返し行う。なお、新ＣＰＮＯ＝旧ＣＰＮＯでか
つ直前のＰＢＮＯが０の時は、５ＫＩＰ処理は行わず、
上記■〜■の処理を全てのＷＲＴコマンドが終了するま
で繰返し行う。
第５図は本発明の再試行制御方式の第２の実施例の処理
手順を示したものである。ＣＰＵｌ０では、ＴＯＲコマ
ンドで転送するＩＯＣオーダに、オーダ種別（ｏｓｙ）
毎の発行順序を認識できるＯ８Ｙ通番（ＯＲＮＯ）をふ
って、ＩＯＣに通知する。ＩＯＣでは、チャネルプログ
ラム単位に、Ｏ８Ｙ及び０ＲＮＯを記憶し、さらに、該
チャネルプログラムで、複数のバッファのどこまで処理
されているかを計数して、ＰＢＮＯを記憶しておく。障
害が発生した後で、再試行処理となった場合に、ｌ０Ｃ
２０では今回のチャネルプログラムのＯ８Ｙ及び０ＲＮ
Ｏが、記憶されている直前に実行したチャネルプログラ
ムのＯ８Ｙ及び０ＲＮＯと同じである場合、再試行処理
と認識し、該チャネルプログラム内の処理済みバッファ
については転送処理を行うだけで、何も動作しないで、
その後の未処理のバッファから処理を行う。第５図でも
、２番目のチャネルプログラムで障害が発生し、再試行
になった場合を示している。
手順を示したものである。ＣＰＵｌ０では、ＴＯＲコマ
ンドで転送するＩＯＣオーダに、オーダ種別（ｏｓｙ）
毎の発行順序を認識できるＯ８Ｙ通番（ＯＲＮＯ）をふ
って、ＩＯＣに通知する。ＩＯＣでは、チャネルプログ
ラム単位に、Ｏ８Ｙ及び０ＲＮＯを記憶し、さらに、該
チャネルプログラムで、複数のバッファのどこまで処理
されているかを計数して、ＰＢＮＯを記憶しておく。障
害が発生した後で、再試行処理となった場合に、ｌ０Ｃ
２０では今回のチャネルプログラムのＯ８Ｙ及び０ＲＮ
Ｏが、記憶されている直前に実行したチャネルプログラ
ムのＯ８Ｙ及び０ＲＮＯと同じである場合、再試行処理
と認識し、該チャネルプログラム内の処理済みバッファ
については転送処理を行うだけで、何も動作しないで、
その後の未処理のバッファから処理を行う。第５図でも
、２番目のチャネルプログラムで障害が発生し、再試行
になった場合を示している。
第６図は本発明の再試行制御方式の第３の実施例の処理
手順を示したものである。第６図の例は障害原因によっ
てリセットがなされ、その後で再試行になった場合であ
る。この場合、リセットにより、ＩＯＣ全体をリセット
すると、それまでに実行した内部状態が破棄されてしま
うことから、再試行が行えないため、本来処理に必要な
実行（内部）状態は全て保存しておき、他の部分をリセ
ットする。その後の処理は、第４図あるいは第５図と同
様である。
手順を示したものである。第６図の例は障害原因によっ
てリセットがなされ、その後で再試行になった場合であ
る。この場合、リセットにより、ＩＯＣ全体をリセット
すると、それまでに実行した内部状態が破棄されてしま
うことから、再試行が行えないため、本来処理に必要な
実行（内部）状態は全て保存しておき、他の部分をリセ
ットする。その後の処理は、第４図あるいは第５図と同
様である。
以上説明したように、本発明によれば、複数のチャネル
プログラムにより一連の処理を行う入出力制御装置での
再試行処理を正しく行うことが可能となり、かつ、再試
行処理を短時間に行える利点がある。
プログラムにより一連の処理を行う入出力制御装置での
再試行処理を正しく行うことが可能となり、かつ、再試
行処理を短時間に行える利点がある。
第１図は本発明による入出力制御装置の一実施例の構成
図、第２図はチャネルコマンドの一例を示す図、第３図
は一連の処理を行う複数チャネルプログラムの一例を示
す図、第４図乃至第６図は本発明の再試行制御方式の各
実施例の処理手順を示す図、第７図は従来の再試行制御
方式の処理手順を示す図である。 １０・・・本体系装置（ＣＰ Ｕ）、 ２０・・・入出力制御装置（ＩＯＣ）、３０・・・作業
用メモリ、 ４０・・・チャネルインタフェース制御部、５０・・・
記憶部、 ６０・・・主装置、７０・・・主制御部。 第３図
図、第２図はチャネルコマンドの一例を示す図、第３図
は一連の処理を行う複数チャネルプログラムの一例を示
す図、第４図乃至第６図は本発明の再試行制御方式の各
実施例の処理手順を示す図、第７図は従来の再試行制御
方式の処理手順を示す図である。 １０・・・本体系装置（ＣＰ Ｕ）、 ２０・・・入出力制御装置（ＩＯＣ）、３０・・・作業
用メモリ、 ４０・・・チャネルインタフェース制御部、５０・・・
記憶部、 ６０・・・主装置、７０・・・主制御部。 第３図
Claims (1)
- （１）上位装置が発行するチャネルプログラムに従って
処理を実行する入出力制御装置において、チャネルプロ
グラムに、その発行順序が認識できる識別情報を付加す
るとゝもに、入出力制御装置に、実行したチャネルプロ
グラムの識別情報と処理済動作数を記憶する手段を設け
、入出力制御装置は、新しく発行されたチャネルプログ
ラムの識別情報と記憶してある直前に実行したチャネル
プログラムの識別情報を比較し、一致していると再試行
処理と認識し、当該チャネルプログラム中の処理済動作
数分の動作をスキップし、その後の未処理の動作から処
理を実行する、 ことを特徴とする入出力制御装置の再試行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125478A JPH0731643B2 (ja) | 1987-05-22 | 1987-05-22 | 入出力制御装置の再試行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125478A JPH0731643B2 (ja) | 1987-05-22 | 1987-05-22 | 入出力制御装置の再試行制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63291148A true JPS63291148A (ja) | 1988-11-29 |
| JPH0731643B2 JPH0731643B2 (ja) | 1995-04-10 |
Family
ID=14911084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125478A Expired - Fee Related JPH0731643B2 (ja) | 1987-05-22 | 1987-05-22 | 入出力制御装置の再試行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731643B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167122A (ja) * | 1995-12-18 | 1997-06-24 | Nec Corp | ベーシック手順における二重受信回避方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142418A (ja) * | 1983-12-28 | 1985-07-27 | Hitachi Ltd | 入出力エラ−回復方式 |
-
1987
- 1987-05-22 JP JP62125478A patent/JPH0731643B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142418A (ja) * | 1983-12-28 | 1985-07-27 | Hitachi Ltd | 入出力エラ−回復方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167122A (ja) * | 1995-12-18 | 1997-06-24 | Nec Corp | ベーシック手順における二重受信回避方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0731643B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888691A (en) | Method for disk I/O transfer | |
| US3688274A (en) | Command retry control by peripheral devices | |
| JPH07117903B2 (ja) | 障害回復方法 | |
| JPS63291148A (ja) | 入出力制御装置の再試行制御方式 | |
| JPS58182775A (ja) | 磁気デイスク装置の自己診断方式 | |
| JPS61259334A (ja) | デ−タ転送方式 | |
| US6535935B1 (en) | Method of sending data streams using a refetchable first-in-first-out memory which is read in a sequence that backs-up | |
| JPS6217877Y2 (ja) | ||
| JP2524620B2 (ja) | 入出力制御方法 | |
| JP2919457B1 (ja) | 二重化装置ｉ／ｏ制御方式およびそのプログラム記録媒体 | |
| JPS5916067A (ja) | デ−タチエツク方式 | |
| JPS58114152A (ja) | 磁気デイスクバツクアツプ装置 | |
| JPS6143739B2 (ja) | ||
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPH0578859B2 (ja) | ||
| JPS6118032A (ja) | 外部メモリ制御装置 | |
| JPH0353655B2 (ja) | ||
| JPH0628058A (ja) | イニシャライズ制御方式 | |
| JPS5896326A (ja) | 入出力制御方法 | |
| JPS61271530A (ja) | 記憶サブシステム制御方式 | |
| JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
| JPS5880757A (ja) | デ−タ転送制御方法 | |
| JPH0415832A (ja) | 障害処理方式 | |
| JPH02212953A (ja) | 情報処理装置 | |
| JPS6041123A (ja) | 磁気デイスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |