JPS6126871B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はビデオテープレコーダ（以下VTR
と略称する）のカラー信号を周波数変換する場合
に、そのキヤリア信号を得る手段等に用いて有効
等価なパルス除去回路に関する。

カラーテレビジヨン信号の同期信号は、垂直同
期パルス、水平同期パルス、等価パルス、カラー
バースト信号等からなる。このような複合同期信
号から等価パルスを除去し、垂直同期パルスをパ
ルス整形し、連続した水平同期パルスを得る合が
ある。たとえば、VTRにおいて、カラー信号を
低域変換する場合には周波数変換用キヤリア信号
が必要であり、かつこのキヤリア信号を水平同期
信号と同期させることが行なわれている。

従来、上記の水平同期信号を得る方法として
は、第１図に示すように、単安定マルチバイブレ
ータ回路１１，１２を２段設けて等価パルスを除
去し水平同期パルスのみを得るようにしていた。
単安定マルチバイブレータ回路１１の時定数は１／２ Ｈ（Ｈ；水平走査期間又は水平同期パルスの周期
的63.5μｓ）以上で、1H以下に設定されてい
る。また、単安定マルチバイブレータ回路１２の
時定数は、0.075Hに設定されている。これによ
つて垂直帰線期間においても連続な水平同期パル
スを得ることができる。すなわち、第２図ａは単
安定マルチバイブレータ回路１１に入力する複合
同期信号、第２図ｂはこの回路１１の出力、第２
図ｃは得られた水平同期パルスである。

上記従来の等価パルス除去回路によると、パル
ス幅を容量と低抗によつて決まる時定数で決定し
ているため、素子のばらつきによつてパルス幅が
変化しやすい欠点がある。また、これを集積回路
化すると２つの時定数が必要なので、外部容量用
のビン数を多く必要とする欠点がある。

この発明は上期の事情に対処すべくなされたも
ので、端子ピンを要せず集積化に好適し、かつパ
ルス幅が安定しており、その出力を用いる回路に
も安定した動作を与えることのできる等価パルス
除去回路を提供することを目的とする。

以下のこの発明の実施例を図面を参照して説明
する。

第３図において２１は複同期信号入力端、２２
はクロツクパルス入力端、２３は、一定のハイレ
ベル信号入力端である。

前記複合同期信号入力端２１は、複合同期信号
を反転するナンド回路２４に接続されている。

ナンド回路２４は第１、第２、第３出力端を有
し、第１出力端は、複合同期信号を遅延させるシ
フトレジスタ２５に介してナンド回路２６の第１
入力端へ、また第２出力端はこのナンド回路２６
の第２入力端へ接続されている。また前記ナンド
回路２４の第３出力端は、ナンド回路２８の第２
入力端に接続されている。

次に前記クロツクパルス入力端２２は、クロツ
クパルスを分周するための分周回路を形成するＤ
型フリツプフロツプ回路FF１〜FF６のうち、Ｄ
形フリツプフロツプ回路FF１，FF２のクロツク
パルス入力端CP，CPに接続されている。FF２
の反転出力端はFF１の入力端Ｄに接続され、
FF１の非反転出力端ＱはFF２の入力端Ｄに接続
されている。従つて、FF１，FF２はクロツクパ
ルスを４分周することになる。

FF２の非反転出力端Ｑは、Ｄ形フリツプフロ
ツプ回路FF３，FF４のクロツクパルス入力端
CP，CPに接続されている。そして、FF４の反
転出力端は、FF３の入力端Ｄに接続され、こ
のFF３の非反転出力端ＱはFF４の入力端Ｄに接
続されている。従つてFF３，FF４はクロツクパ
ルスを16分周することになる。また、FF３の反
転出力端には、パルス幅が1/2Ｈより小さいパ
ルスが導出され、Ｄ形フリツプフロツプ回路FF
７のクロツクパルス入力端CPに供給されてい
る。

次に前記FF４の非反転出力端Ｑは、Ｄ形フリ
ツプフロツプ回路FF５，FF６のクロツクパルス
入力端CP，CPに接続されている。そしてFF６
の反転出力端はFF５の入力端Ｄに接続され、
このFF５の非反転出力端ＱはFF６の入力端Ｄに
接続されている。従つて、FF５、FF６はクロツ
クパルスを64分周することになる。

次に前記FF６の非反転出力端Ｑには、パルス
幅が1/2Ｈより大きく1Hより小さいパルスが導出
され、前記ナンド回路２６の第３入力端に供給さ
れている。

このナンド回路２６の出力端は、ナンド回路２
６とともにリセツト回路を形成するナンド回路２
７の入力端に接続されている。このナンド回路２
７の出力端には、FF１〜FF７をリセツトするの
に充分なパルス幅を有するパルスが導出され、各
リセツト端Ｒに供給されている。

ゲートパルス生成回路を形成するFF７の入力
端Ｄには、前記ハイレベレ信号入力端２３が接続
され、FF７の反転出力端は、複合同期信号を
ゲートするためのゲート回路を形成する前記ナン
ド回路２８の第１入力端に接続されている。そし
てこのナンド回路２８の出力端が水平同期パルス
出力端として導出される。

この発明の一実施例は上記の如く構成されるも
ので、クロツクパルスとしては、たとえば水平同
期信号よりも周波数の高い周波数 （44−１／４）_H＝１７５／４_H （_H：水平周波
数）の色 副搬送波があるのでこれが用いられる。この信号
はたとえばβ方式のVTRにおいて、カラー信号
を周波数変換するためのキヤリア信号を作るため
に電圧制御発振器で作られている。

上記の回路の動作波形を第４図に示して説明す
る。第４図４ａは入力複合同期信号であり第４図
４ｂは周波数１７５／４_Hのクロツクパルスである。
ま た第４図４ｃはハイレベル信号入力端に加わる信
号である。

クロツクパルスは、分周回路を形成するFF１
〜FF６のうちFF１，FF２により１／４×（44−１／４）
_H のクロツクパルスに分周される。このクロツク
パルスは更にFF３，FF４によつて１／４に分周さ れ、更にFF５，FF６にて１／４に分周されるため、 結局FF６の出力は、（44−１／４）_Hを１／６４２分
周した 信号となる。したがつて、FF6の出力のパルス幅
は、１２３／１７５Ｈとなる（第４図４ｆ）。

ここで上記クロツクパルスは、水平同期パルス
に同期していないために分周出力をクロツクに同
期させる必要がある。そこで、この実施例では、
水平同期パルスに同期したリセツトパルスで分周
回路を形成するFF１〜FF６をリセツトしてい
る。

ナンド回路２６には、その他に、複合同期信号
を反転した信号（第４図４ｅ）と、シフトレジス
タ２５で遅延かつ反転した信号（第４図４ｂ参
照）とが入力されている。これらの信号から、ナ
ンド回路２６は複合同期信号に含まれる水平同期
パルスと等価パルスのエツジを検出する。このま
までは、ナンド回路２７からは1/2Ｈ間隔で上記
リセツトパルスが得られてしまうので、FF６の
出力端Ｑに得られる１２３／１７５Ｈのパルス幅を有す
るパ ルス（第４図４ｆ）をマスクパルスとしてナンド
回路２６へ供給し、等価パルスに対応したエツジ
検出を禁止する。このため、ナンド回路２７から
は、水平周期のリセツトパルス（第４図４ｇ）を
得ることができる。したがつて、FF１〜FF７は
入力複合同期信号における水平同期パルスの立ち
下がりのタイミングでリセツトされることになる
ので、分周出力は水平同期パルスに同期する。

次にFF３の反転出力端の出力波形を考える
と、FF１，FF２，FF３によるリセツト動作に
おいて、全体のリセツトの後１２／１７５Ｈから１６／
１７５Ｈの期 間ハイレベルで、その後次のリセツトまでは６４／１７
５ Ｈ周期のリセツトタイミングとなる（第４図４
ｈ）。このパルスは、水平同期パルスの幅とほぼ
等しいので水平同期パルスを抜き取るためのゲー
トパルスとして利用できる。

Ｄ形フリツプフロツプ回路FF７の入力端Ｄを
常時ハイレベルにしておくと、その反転出力端
はリセツト後１６／１７５Ｈの期間ハイレベルで、その
後 次のリセツトまでロールレベルとなるゲートパル
スを得ることができる（第４図４ｉ）。したがつ
て、入力複合同期信号を反転した信号と、FF７
の出力端の出力信号とをナンド回路２８に加え
ることにより、水平周期の水平同期パルス（第４
図４ｊ）を得ることができる。

また、切込パルス期間においては、分周回路を
形成するFF１〜FF６は等価パルス期間と同様の
動作を行なうが、ゲート回路を形成するナンド回
路２８には0.425Hのパルス幅を有する切込パル
スが供給される。従つて、この期間にはナンド回
路２８がらは水平同期パルスとほぼ同じ幅を有す
るゲートパルスが現われる。

上記したこの発明の等価パルス除去回路による
と、従来の単安定マルチバイブレータ回路を２段
用いたものに対してデジタル回路を用いているた
め、素子に対するばらつきが少ない。また温度変
動に対しても安定した動作を得る。更にまたノイ
ズとか誘導に対しても誤動作をおこしにくい。つ
まり、クロツクパルスに同期乱が生じても、リセ
ツトパルスで常に分周回路を形成するFF１〜FF
６の動作を水平同期パルスに同期させているの
で、誤動作は生じない。また分周回路のリセツト
パルスはFF６のＱ出力でマスクされているた
め、その期間複合同期信号に重畳したノイズが除
去され、安定な動作を行なう。つまり、このマス
クパルスは、パルス幅が1Hに近いほどノイズ除
去効果を奏する。さらに複合同期信号は水平同期
パルス幅にほぼ等しいゲートパルスによつてゲー
トされているので、ゲート期間以外に複合同期信
号に重畳したノイズを除去することができる。ま
た切込パルス期間には、このゲートパルスが水平
同期パルスとして出力される。更に、集積回路化
するときに従来の方法では２つの時定数が必要な
のでピン数が２つ以上必要であつたが、この発明
によると集積回路内の発振器を用いることによつ
て外部端子となるピンを必要としないなど多くの
利点を有する。

以上説明したようにこの発明は、端子ピンを要
せず集積化に好適し、素子のばらつき、温度変動
及びノイズの影響を受けにくく安定したパルス幅
の出力を得る等価パルス除去回路を提供すること
ができる。

【図面の簡単な説明】

第１図は従来の等価パルス除去回路を示す図、
第２図ａ〜ｃは第１図の回路の各部信号波形図、
第３図はこの発明の一実施例による等価パルス除
去回路の回路構成図、第４図４ａ〜４ｊは第３図
の回路の各部信号波形図である。 ２４，２６，２７，２８……ナンド回路、FF
１〜FF７……Ｄ形フリツプフロツプ回路、２５
……シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 複合同期信号に含まれる水平同期パルス及び
   等価パルスのエツジを検出し、エツジ検出パルス
   を発生するエツジ検出手段と、 このエツジ検出パルスによつてリセツトされて
   水平走査周波数よりも高い周波数のクロツクパル
   スを分周し、リセツト直後に前記水平同期パルス
   をゲートするに充分なパルス幅を有したゲートパ
   ルスを含む第１パルスを発生し、かつリセツト直
   後から少なくとも1/2Ｈ（Ｈは水平走査期間）よ
   り長い期間後に状態変化を呈する第２パルスを発
   生する分周手段と、 この分周手段の第２パルス出力によつて、前記
   エツジ検出手段で検出される等価パルスに対応し
   たエツジ検出を禁止し、該分周手段を水平同期パ
   ルスに同期してリセツトするリセツト手段と、 このリセツト手段のリセツトタイミングで前記
   分周手段に同期してリセツトされ、該分周手段の
   第１パルス出力から前記ゲートパルスを抽出する
   ゲートパルス生成手段と、 このゲートパルス生成手段のゲートパルス出力
   に呼応し、前記複合同期信号から水平同期パルス
   を抽出するゲート手段とを具備したことを特徴と
   する等価パルス除去回路。