JPS61270802A - 混成集積回路の抵抗調整方法 - Google Patents

混成集積回路の抵抗調整方法

Info

Publication number
JPS61270802A
JPS61270802A JP60111620A JP11162085A JPS61270802A JP S61270802 A JPS61270802 A JP S61270802A JP 60111620 A JP60111620 A JP 60111620A JP 11162085 A JP11162085 A JP 11162085A JP S61270802 A JPS61270802 A JP S61270802A
Authority
JP
Japan
Prior art keywords
resistance
electrodes
resistor
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60111620A
Other languages
English (en)
Inventor
込山 利男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60111620A priority Critical patent/JPS61270802A/ja
Publication of JPS61270802A publication Critical patent/JPS61270802A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁基板上に形成された混成集積回路が含む
抵抗素子の抵抗値全調整する方法に関する0 〔従来の技術〕 従来、混成集積回路における抵抗体の調整方法としては
、調整対象の抵抗体の抵抗値を予じめ所望の値よシ小さ
い値に設定しておき、化成、サンドブラスト又はレーザ
トリミング等によシ両電極間の抵抗体の抵抗値を段々大
きくシ、所望の抵抗値になる様に調整する素子調整方法
、および回路全体を動作状態にしておき、所望の回路動
作を行う様調金用抵抗を段々大きくする機能調整方法と
がある。
〔発明が解決しようとする問題点〕
ところが、上記vI4I4決方法いては、抵抗体の抵抗
値が所望の値よシ越えてしまった場合、抵抗値を小さく
修正することは出来なかった。また、混成集積回路の機
能調整の工程で不良になると、はぼ完成品のためコスト
が非常に高く、損失が犬さい欠点があった。
〔問題点を解決するための手段〕
本発明の混成集積回路の抵抗調整方法は、抵抗体の一部
に補助電極を1箇所以上設けておき、前記補助電極間ど
おし、又は、補助電極と両端電極のうちの片側電極とを
導電体で接続し、抵抗値を小さくすることによシ従来抵
抗値が所望の値を越えたものを修正することが出来る。
〔実施例) つぎに本発明を実施例により説明する。
第1図(a) 、 (b) 、 (C)は本発明の一実
施例を説明するための平面図である。まず第1図(a)
のように、混成集積回路基板上に設けた抵抗体2とその
両端電極1aとlb、さらに抵抗体2の側部の補助電極
3とを含む抵抗素子に対し、第4図(b)に示すように
、サンドアラストまたはレーザトリミングによシ、抵抗
調整溝4の研削を行って、電極1aと補助電極3との間
の元の抵抗値R1であったのを大きな抵抗R2に調整す
る。よって、両端電極間の全抵抗は几、−1−R,=R
1ゆでめったものが、Rt十B。
””ttとなシ、勿論Rb > Rtoである。しかし
て、この抵抗調整溝による調整値Rt1が、所望の抵抗
よシやや大きくなってしまったので、つぎに第1図(c
)のように1片側の電極1bと補助電極3との間を金属
接続線5でもって接続する。その結果、元の抵抗R1は
零となり、合成抵抗は’t* = Rt、Rtt < 
R口であって、Rilより小さな所望抵抗値Rt、に調
歪される。
なお、補助電極3と電極1bとの間が狭ければ、接続線
の代わりに半日または導電性ペーストの塗布で接続する
こともできる。さらに、上側において補助電極は1個で
あるが、2個、311ii!と設けることができるのは
いうまでもないし、また、初めから所望の抵抗値より大
きく形成しておいて、本発明方法で段々小さくして所望
値に近付けることができることも明らかである。
〔発明の効果〕
本発明に於いては、従来の抵抗体パターン面積に比較し
ほとんど問題がないほど小さいため、各抵抗体に補助電
極を設けることが容易に出来る。
よって、抵抗大による修正不可能の心配が無いため、従
来の様に抵抗体を予じめ所望値より小さく      
1する必要がない丸め、抵抗調整工数が大幅に短縮され
る0又、混成集積回路で機能調整の工程での抵抗大によ
る不要は、はぼ完成品のためコストが高いため損失大き
いが、本発明により修正が可能となるため、効果は非常
に大きい。
【図面の簡単な説明】
第1図(a) 、 (b) 、 (c)は本発明の一実
施例を説明するだめの平面図である。 la、lb・・・・・・両端電極、2・・・・・・抵抗
体、3・・・・・・補助電極、4・・・・・・抵抗調整
溝、5・・・・・・接続線。 (a−λ           (b)(C) 箒 l  閃

Claims (1)

    【特許請求の範囲】
  1.  混成集積回路基板上に、抵抗体と、この抵抗体の両端
    電極と、さらに前記抵抗体の中途の少くとも一箇所の補
    助電極とを設けた抵抗素子に対し、前記補助電極と両端
    電極のうちの一方の電極との間、または、前記補助電極
    同士の間を接続導体で接続して、前記両端電極間の抵抗
    値を小さい値に調整することを特徴とする混成集積回路
    の抵抗調整方法。
JP60111620A 1985-05-24 1985-05-24 混成集積回路の抵抗調整方法 Pending JPS61270802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60111620A JPS61270802A (ja) 1985-05-24 1985-05-24 混成集積回路の抵抗調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60111620A JPS61270802A (ja) 1985-05-24 1985-05-24 混成集積回路の抵抗調整方法

Publications (1)

Publication Number Publication Date
JPS61270802A true JPS61270802A (ja) 1986-12-01

Family

ID=14565934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60111620A Pending JPS61270802A (ja) 1985-05-24 1985-05-24 混成集積回路の抵抗調整方法

Country Status (1)

Country Link
JP (1) JPS61270802A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110914U (ja) * 1988-01-19 1989-07-26

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110914U (ja) * 1988-01-19 1989-07-26

Similar Documents

Publication Publication Date Title
JP3138631B2 (ja) チップ抵抗器及びその製造方法
JPH0320041B2 (ja)
JPS61270802A (ja) 混成集積回路の抵抗調整方法
JPS636804A (ja) ネツトワ−ク抵抗の製造方法
JPH07114322B2 (ja) 回路パタ−ン決定方法
JP2000077218A (ja) チップ形抵抗ネットワーク
JPH03233992A (ja) 厚膜印刷基板
JP5157178B2 (ja) 角形チップ抵抗器
JPS60192658A (ja) 厚膜型サ−マルヘツド
JPS58200510A (ja) 薄膜抵抗体の抵抗値調整方法
JPS61222101A (ja) 調整の容易な印刷抵抗の形成方法
JPS6015323Y2 (ja) Cr複合電子部品
JPS58178549A (ja) 混成集積回路の抵抗形成方法
KR200147419Y1 (ko) 인쇄저항구조
JP2684935B2 (ja) トリミング用抵抗器
JPS6340394A (ja) 混成集積回路基板
JP4795568B2 (ja) チップ形抵抗ネットワークの製造方法
JPH02303001A (ja) 厚膜素子
JPH0245008Y2 (ja)
JPS61119004A (ja) 厚膜抵抗体の抵抗値修正方法
JPS61260609A (ja) 混成集積回路の抵抗調整方法
JPS5965401A (ja) 厚膜抵抗及びその製造方法
JPS6358996A (ja) ハイブリツドicの導体パタ−ン形成方法
JPH0124925Y2 (ja)
JP2001138560A (ja) サーマルヘッド