JPS61270844A - 半導体ウエハの検査装置 - Google Patents
半導体ウエハの検査装置Info
- Publication number
- JPS61270844A JPS61270844A JP60112840A JP11284085A JPS61270844A JP S61270844 A JPS61270844 A JP S61270844A JP 60112840 A JP60112840 A JP 60112840A JP 11284085 A JP11284085 A JP 11284085A JP S61270844 A JPS61270844 A JP S61270844A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- stage
- chips
- detected
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
- H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
- H10P72/0606—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
- H10P72/53—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment using optical controlling means
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、半導体ウェハの検査装置に関する。
背景技術
第５図は、在米からの半導体ウニへの検出装置１のブロ
ック図である。Ｘ輪、Ｙ輪およびＺ軸方向に移動可能で
あって、しかもＺ軸の輪線まわりに角変位可能なステー
ジ１０上には、マ） ＋７クス状に形成された半導体チ
ップ１４を有する半導体ウェハ１２が乗載される。この
ステージ１０は、移動機構１１によって駆動される。こ
の移動機構１１は、制御回路５によって制御される。
ック図である。Ｘ輪、Ｙ輪およびＺ軸方向に移動可能で
あって、しかもＺ軸の輪線まわりに角変位可能なステー
ジ１０上には、マ） ＋７クス状に形成された半導体チ
ップ１４を有する半導体ウェハ１２が乗載される。この
ステージ１０は、移動機構１１によって駆動される。こ
の移動機構１１は、制御回路５によって制御される。
半導体フエハ１２の上方には、検出素子６が備えられる
。この検出素子６は、検出素子６とステージ１０との間
の静電容量を検出して、半導体つ工へ１２の有無を検出
する。なおこのとき、ステージ１０はたとえばＸ軸方向
に移動されていき、検出素子６が半導体ウェハ１２を検
出して、その後、半導体ウェハ１２を検出しな（なるま
で移動する。そしてこのような操作を繰り返し行なって
半導体ウェハ１２の径を求める。こうして、検出素子６
によって、半導体ウェハ１２の径が検出され、この検出
された信号は、制御回路５に与えられる。
。この検出素子６は、検出素子６とステージ１０との間
の静電容量を検出して、半導体つ工へ１２の有無を検出
する。なおこのとき、ステージ１０はたとえばＸ軸方向
に移動されていき、検出素子６が半導体ウェハ１２を検
出して、その後、半導体ウェハ１２を検出しな（なるま
で移動する。そしてこのような操作を繰り返し行なって
半導体ウェハ１２の径を求める。こうして、検出素子６
によって、半導体ウェハ１２の径が検出され、この検出
された信号は、制御回路５に与えられる。
また半導体ウェハ１２の上方には、もう１つの検出素子
７が備えられる。この検出素子７は、光学的に゛半導体
ウェハ１２のスクテイプレｉン１３を検出するために用
いられる。この検出素子７からの検出信号は、制御回路
５に与えられる。まず、１本のスクライプレーン１３を
検出し、検出素子７による走査方向とスクライプレーン
１３の延在方向とが一致するように制御回路５によって
ステージ１０を矢符θ方向に角変位して位置決めを行な
う、そしてつぎに、ステージ１０をＸ−Ｙ平面ないで平
行移動させて、半導体ウェハ１２の上方に備えられるプ
ローブピン２３と、チップ１４のポンディングパッドと
の位置合わせが行なわれる。
７が備えられる。この検出素子７は、光学的に゛半導体
ウェハ１２のスクテイプレｉン１３を検出するために用
いられる。この検出素子７からの検出信号は、制御回路
５に与えられる。まず、１本のスクライプレーン１３を
検出し、検出素子７による走査方向とスクライプレーン
１３の延在方向とが一致するように制御回路５によって
ステージ１０を矢符θ方向に角変位して位置決めを行な
う、そしてつぎに、ステージ１０をＸ−Ｙ平面ないで平
行移動させて、半導体ウェハ１２の上方に備えられるプ
ローブピン２３と、チップ１４のポンディングパッドと
の位置合わせが行なわれる。
こうして位置決めが終了したときには、半導体ウェハ１
２の右下端でかつ欠のない基準チップを検索する。たと
えば第６１！ｌにおける参照符Ａで示される基準チップ
を検索する。そしてチップＡを基準チップとして、各半
導体チップ１４のアドレス指定が行なわれる。こうして
アドレス指定が完了したときには、プローブピン２３に
よって右下端の基準チップＡから順次ステッピング動作
によって順次半導体チップ１４の検査が実行される。
２の右下端でかつ欠のない基準チップを検索する。たと
えば第６１！ｌにおける参照符Ａで示される基準チップ
を検索する。そしてチップＡを基準チップとして、各半
導体チップ１４のアドレス指定が行なわれる。こうして
アドレス指定が完了したときには、プローブピン２３に
よって右下端の基準チップＡから順次ステッピング動作
によって順次半導体チップ１４の検査が実行される。
このような先行技術では、第６図（１）および第６図（
２）で示されるよ−うにチップ格子とウェハ中心のずれ
によって基−チツブＡの位置が異なる。
２）で示されるよ−うにチップ格子とウェハ中心のずれ
によって基−チツブＡの位置が異なる。
これによって各半導体ウェハ１２毎に、半導体チップ１
４のアドレスにずれが生じる。したがって、複数枚の半
導体ウェハ１２に関する、たとえばチップ位置と不良モ
ード解析などのデータ処理を行なう際に大きな障害とな
る。
４のアドレスにずれが生じる。したがって、複数枚の半
導体ウェハ１２に関する、たとえばチップ位置と不良モ
ード解析などのデータ処理を行なう際に大きな障害とな
る。
目 的
本発明の目的は、上述の技術的課題を解決し、アドレス
指定の基準となる半導体チップを適ｑに選択することに
よって複数枚のウェハにおけるアドレスのずれを防ぐよ
うにした半導体つｉハの検査装置に関する。
指定の基準となる半導体チップを適ｑに選択することに
よって複数枚のウェハにおけるアドレスのずれを防ぐよ
うにした半導体つｉハの検査装置に関する。
実施例
第１図は本発明の一実施例のブロック図である。
ステージ１０は、ステージ移動機構１１によってＸ輪、
７輪および２輪方向に移動可能であって、しかも２輪の
輪線まわ９に矢符θ方向に角変位可能である。このステ
ージ１０には半導体ウェハ１−２が乗載される。
７輪および２輪方向に移動可能であって、しかも２輪の
輪線まわ９に矢符θ方向に角変位可能である。このステ
ージ１０には半導体ウェハ１−２が乗載される。
この半導体ウェハ１２は第２図に示されるようにスクラ
イプレーン１３によって、マトリクス上に形成された半
導体チップ１４を有する。この半導体チップ１４には°
検査用のチップ、すなわちＰＣＭ（Ｐｒｏｃｅｓｓ Ｃ
ｏｎｔｒｏｌ Ｍｏｄｕｌｓ）１４ａ會１４ｂが設けら
れている。このＰＣＭ１４ａ、１４ｂは、残余のチップ
１４ｃとは、その色彩が原着に異なっている。半導体チ
ップ１４は、第３図に示されるようにチップ本体１５と
、このチップ本体１５のまわりに備えられるポンディン
グパッド１６と、チップ本体１５とパッド１６とをボン
ディングするボンディングワイヤ１７とを含む。
イプレーン１３によって、マトリクス上に形成された半
導体チップ１４を有する。この半導体チップ１４には°
検査用のチップ、すなわちＰＣＭ（Ｐｒｏｃｅｓｓ Ｃ
ｏｎｔｒｏｌ Ｍｏｄｕｌｓ）１４ａ會１４ｂが設けら
れている。このＰＣＭ１４ａ、１４ｂは、残余のチップ
１４ｃとは、その色彩が原着に異なっている。半導体チ
ップ１４は、第３図に示されるようにチップ本体１５と
、このチップ本体１５のまわりに備えられるポンディン
グパッド１６と、チップ本体１５とパッド１６とをボン
ディングするボンディングワイヤ１７とを含む。
外部の入出力装置２０から、ライン！１を介して半導体
ウェハ１２のＸ方向、お上りＹ方向のサイズがステッピ
ング用処理回路２１に与えられる。
ウェハ１２のＸ方向、お上りＹ方向のサイズがステッピ
ング用処理回路２１に与えられる。
このステッピング用処理回路２１では、ステージ１０の
Ｘ方向およびＹ方向のステッピング量が演算され、この
演算された結果は、ステージ移動制御回路２２に与えら
れる。ステージ移動制御回路２２はステージ移動機構１
１を介してステージ１０の移動動作を制御する。
Ｘ方向およびＹ方向のステッピング量が演算され、この
演算された結果は、ステージ移動制御回路２２に与えら
れる。ステージ移動制御回路２２はステージ移動機構１
１を介してステージ１０の移動動作を制御する。
半導体ウェハ１２の上方にはプローブピン２３を有する
プローブカード２４が備えられる。プローブピン２３か
らの検出信号は、制御回路２５に与えられる。この制御
回路２５にはＰ ａｓｓ／Ｆ ａｉｌカウンタ２５ｍが
備えられ、このカウンタ２５ａのカウント数は表示器６
０′に表示される。また半導体ウェハ１２の上方には、
不良品の半導体チップ１４にマーキングを行なうための
マーカ２６が備えられる。このマーカ２６は制御回路２
５によってその駆動が制御される。
プローブカード２４が備えられる。プローブピン２３か
らの検出信号は、制御回路２５に与えられる。この制御
回路２５にはＰ ａｓｓ／Ｆ ａｉｌカウンタ２５ｍが
備えられ、このカウンタ２５ａのカウント数は表示器６
０′に表示される。また半導体ウェハ１２の上方には、
不良品の半導体チップ１４にマーキングを行なうための
マーカ２６が備えられる。このマーカ２６は制御回路２
５によってその駆動が制御される。
入出力装置２０は、ライン１２．ノ３．！４を介してマ
ツプメモリ２７ａ＝２７ｂ＊２７ｃ（総称するときには
参照符２７で示す）に接続される。マツプメモリ２７は
第４図に示すように、そのストア領域が半導体ウェハ１
２の各チップ１４に１対１に対応している。マツプメモ
リ２７ａは半導体チップ１４が不良品であるときにマー
カー２６によってマーキングを行なう対象となるチップ
の指定がストアされている。たとえば、ストア内容−が
論理「１」であるときには、そのアドレスに対応したチ
ツブ１４はマーキングの対象となり、またＷ！埋「Ｏ」
であるときにはマーキングの対象とならない。
ツプメモリ２７ａ＝２７ｂ＊２７ｃ（総称するときには
参照符２７で示す）に接続される。マツプメモリ２７は
第４図に示すように、そのストア領域が半導体ウェハ１
２の各チップ１４に１対１に対応している。マツプメモ
リ２７ａは半導体チップ１４が不良品であるときにマー
カー２６によってマーキングを行なう対象となるチップ
の指定がストアされている。たとえば、ストア内容−が
論理「１」であるときには、そのアドレスに対応したチ
ツブ１４はマーキングの対象となり、またＷ！埋「Ｏ」
であるときにはマーキングの対象とならない。
またマツプメモリ２−７ｂには、半導体チップ１４のう
ちの検査の対象となるチップ指定がストアされる。＊た
マツプメモリ２７ｅには、Ｐａ５ｓ／Ｆａｉｌ カウン
トを実施する対象となるチップの指定がストアされる。
ちの検査の対象となるチップ指定がストアされる。＊た
マツプメモリ２７ｅには、Ｐａ５ｓ／Ｆａｉｌ カウン
トを実施する対象となるチップの指定がストアされる。
これらのマツプメモリ２７ａ、２７ｂ＝２７ｃのデータ
は、入出力装ｆｉ２（）によって予め入力されている。
は、入出力装ｆｉ２（）によって予め入力されている。
半導体ウェハ１２の上方には、検出素子３０が備えられ
る。この検出素子３０は、ＰＣＭ１４ａ。
る。この検出素子３０は、ＰＣＭ１４ａ。
１４ｂを検出するために用いられる。すなわち、このＰ
ＣＭ１４ａ、１４ｂは、残余のチップ１４ｃとは色彩を
異にしているため、光の受光量を検出して受光量の相異
に基づいで、Ｐ ＣＭ １４ｉ１１４ｂを検出する。な
おこの検出素子３０からの信号は、ＰＣＭ検知・アドレ
ス指定用処理回路３１に与えられる。
ＣＭ１４ａ、１４ｂは、残余のチップ１４ｃとは色彩を
異にしているため、光の受光量を検出して受光量の相異
に基づいで、Ｐ ＣＭ １４ｉ１１４ｂを検出する。な
おこの検出素子３０からの信号は、ＰＣＭ検知・アドレ
ス指定用処理回路３１に与えられる。
また半導体ウェハ１２の上方には、もう１つの検出素子
３２が備えられる。この検出素子３２は、スクライプレ
ーン１３を検出するために用いられる。検出素子３２か
らの受光量に対応した信号は、ステージ移動制御回路２
２およびウェハ径検知・フルチップ認識用処理回路３３
に与えられる。
３２が備えられる。この検出素子３２は、スクライプレ
ーン１３を検出するために用いられる。検出素子３２か
らの受光量に対応した信号は、ステージ移動制御回路２
２およびウェハ径検知・フルチップ認識用処理回路３３
に与えられる。
前記ＰＣＭ検知・アドレス指定用処理回路３１からの７
ドレス信号は、フインノ５ 、Ｊ！６ 、／ ７を介し
てマツプメモリ２７ ａ、２７ ｂ＊２７ ｅに４乏ら
れる。マツプメモリ２７ａ、２７ｂ、２７ｃのストア内
容は、ステッピングＮｆａｑ御回路２１に与えられると
ともに、制御回路２５に与えられる。処理回路３３とス
テージ移動制御回路２２とは、ライン、／８．７９を介
してウェハ径およびフルチップ認識データが送受信され
る。
ドレス信号は、フインノ５ 、Ｊ！６ 、／ ７を介し
てマツプメモリ２７ ａ、２７ ｂ＊２７ ｅに４乏ら
れる。マツプメモリ２７ａ、２７ｂ、２７ｃのストア内
容は、ステッピングＮｆａｑ御回路２１に与えられると
ともに、制御回路２５に与えられる。処理回路３３とス
テージ移動制御回路２２とは、ライン、／８．７９を介
してウェハ径およびフルチップ認識データが送受信され
る。
以下このような構成を有する半導体チップ１４の検査装
置の検査動作について説明する。＊ず入出力装置２０に
よって、マツプメモリ２７ａ、２７−ｂ、２７ｃに所定
のデータが予め与えられる。＊た入出力装置［２０によ
って、ステッピング用制御回路２１に半導体ウェハ１２
に対応したステッピングデータが与えられる。
置の検査動作について説明する。＊ず入出力装置２０に
よって、マツプメモリ２７ａ、２７−ｂ、２７ｃに所定
のデータが予め与えられる。＊た入出力装置［２０によ
って、ステッピング用制御回路２１に半導体ウェハ１２
に対応したステッピングデータが与えられる。
つぎに、スクライプレーン検知用検出素子３２を用いで
、半導体ウェハ１２の径を検出する。この検出時におい
て検出素子３２からの受光量に対応した信号は、処理回
路３３にストアされ、最大径が求められる。また検出素
子３２によって検出された信号はステージ移動制御回路
２２に与えられ、これによって、ステー７移動ａＷＩｔ
ｉが駆動され、ステージ１０が所定方向に所定量だけ移
動する。
、半導体ウェハ１２の径を検出する。この検出時におい
て検出素子３２からの受光量に対応した信号は、処理回
路３３にストアされ、最大径が求められる。また検出素
子３２によって検出された信号はステージ移動制御回路
２２に与えられ、これによって、ステー７移動ａＷＩｔ
ｉが駆動され、ステージ１０が所定方向に所定量だけ移
動する。
つぎに、スクライプレーン検知用検出素子３２で１本の
スクライプレーン１３を見つけ出し、このスクライプレ
ーン１３の延在方向が走査方向と一致するように、ステ
ージ移動機構１１によってステージ１０が矢符θ方向に
角変位される。その後、ステージ１０をＸ方向またはＹ
方向に移動させ、パッド１６とプローブピン２３との位
置合わせが行なわれる。こうして、位置決めが完了した
後は、ステッピングを行ない、ＰＣＭ１４ｂの検出が行
なわれる。すなわち制御回路２１からステッピング移動
量のデータがステージ移動制御回路２２に与えられ、こ
のデータに基づきステージ移動機構１１を介してステー
ジ１０が、半導体チップ１４毎の予め定めた移動量で移
動を行なう。
スクライプレーン１３を見つけ出し、このスクライプレ
ーン１３の延在方向が走査方向と一致するように、ステ
ージ移動機構１１によってステージ１０が矢符θ方向に
角変位される。その後、ステージ１０をＸ方向またはＹ
方向に移動させ、パッド１６とプローブピン２３との位
置合わせが行なわれる。こうして、位置決めが完了した
後は、ステッピングを行ない、ＰＣＭ１４ｂの検出が行
なわれる。すなわち制御回路２１からステッピング移動
量のデータがステージ移動制御回路２２に与えられ、こ
のデータに基づきステージ移動機構１１を介してステー
ジ１０が、半導体チップ１４毎の予め定めた移動量で移
動を行なう。
第２図を再び参照して、たとえばフルチップのうちで右
下端の参照符Ａで示されるチップを仮の原点（０，０）
としてステッピング動作を行なっていく、まず右端隅の
チップから矢符Ｆ方向に沿って検出素子３０によって第
１列のチップ１４を順次検出しでゆき、その第１列の最
上位のチップの検出が行なわれたときには、左の第２列
の最上位のチップ１４の検出が行なわれ、つぎにその第
２列目の各チップを矢符Ｆ方向とは反対方向に検出して
い（、そしてＰＣＭ１４ｂを検出したときには、このＰ
ＣＭ１４ｂを基準チップとして原点（Ｏ９０）とする、
そしてこの新たなＰＣＭ１４ｂのアドレスを基準として
、すべてのチップ１４の７ドレス指定を行なう。
下端の参照符Ａで示されるチップを仮の原点（０，０）
としてステッピング動作を行なっていく、まず右端隅の
チップから矢符Ｆ方向に沿って検出素子３０によって第
１列のチップ１４を順次検出しでゆき、その第１列の最
上位のチップの検出が行なわれたときには、左の第２列
の最上位のチップ１４の検出が行なわれ、つぎにその第
２列目の各チップを矢符Ｆ方向とは反対方向に検出して
い（、そしてＰＣＭ１４ｂを検出したときには、このＰ
ＣＭ１４ｂを基準チップとして原点（Ｏ９０）とする、
そしてこの新たなＰＣＭ１４ｂのアドレスを基準として
、すべてのチップ１４の７ドレス指定を行なう。
こうして、ＰＣＭＩ Ａｂに基づいたアドレス指定が行
なわれた後、制御回路２５はマツプメモリ２７ａ、２７
ｂ、２７ｃの内容を読出し、このマツプメモリ２７ａ、
２７ｂ、 ２７ｅのストア内容に応じて検査を制御する
。たとえば、マツプメモリ２７ｍのストア内容が第４図
に示されるような場合を想定する。すなわち、フルチッ
プ（欠けのない完全なチップ）であっても周辺近傍に位
置するため、特性および信頼性ともに問題があるチップ
には論理「０」とストアされており、したがって、この
周辺に位置するフルチップはプローブピン２３によって
検査が行なわれない、したがって検査時間を可及的に低
減することが可能となる。
なわれた後、制御回路２５はマツプメモリ２７ａ、２７
ｂ、２７ｃの内容を読出し、このマツプメモリ２７ａ、
２７ｂ、 ２７ｅのストア内容に応じて検査を制御する
。たとえば、マツプメモリ２７ｍのストア内容が第４図
に示されるような場合を想定する。すなわち、フルチッ
プ（欠けのない完全なチップ）であっても周辺近傍に位
置するため、特性および信頼性ともに問題があるチップ
には論理「０」とストアされており、したがって、この
周辺に位置するフルチップはプローブピン２３によって
検査が行なわれない、したがって検査時間を可及的に低
減することが可能となる。
プローブピン２３による半導体チップ１４の検査にあた
っては、まずステージ移動機構１１が駆動されて、プロ
ーブピン２３が右下端の参照符Ａで示される半導体チッ
プに位置する状態となる。
っては、まずステージ移動機構１１が駆動されて、プロ
ーブピン２３が右下端の参照符Ａで示される半導体チッ
プに位置する状態となる。
こうした状態でチップＡから順次各チップ１４の検査を
行なう、具体的には、プローブピン２３の入カブロープ
ピンから入力用パッドに対して入力信号を与え、出力用
パッドから出力用プローブピンを介して出力信号を得て
、この入出力信号によって半導体チップ１４の良否を検
査する。このとき制御回路２５は、マツプメモリ２７
ａｅ２７ ｂ、２７ｃのデータに基づいて検査を制御す
る。したがって周辺に位置する不必要なチップについて
は検査を省略することができ、１枚の半導体ウェハ１２
に対する検査時間を□可及的に短縮することができる。
行なう、具体的には、プローブピン２３の入カブロープ
ピンから入力用パッドに対して入力信号を与え、出力用
パッドから出力用プローブピンを介して出力信号を得て
、この入出力信号によって半導体チップ１４の良否を検
査する。このとき制御回路２５は、マツプメモリ２７
ａｅ２７ ｂ、２７ｃのデータに基づいて検査を制御す
る。したがって周辺に位置する不必要なチップについて
は検査を省略することができ、１枚の半導体ウェハ１２
に対する検査時間を□可及的に短縮することができる。
また必要な半導体チップ１４についでのみ、Ｐ ａｓｓ
／ Ｆ ａｉ１カウントを実施することができ、データ
処理が容易になる。
／ Ｆ ａｉ１カウントを実施することができ、データ
処理が容易になる。
こうして、すべての半導体チップ１４の検査が行なわれ
、この検査されたデータは、制御回路２５のメモリ２５
ｂにストアされる。このメモリ２５ｂのストア内容に基
づいて、マーカ２６は対象となるチップ１４のうち不良
品のチップ１４についてのみマーカ２６のノズル２６ｍ
からインクを噴出して、不良品であるチップ１４にマー
キングを行なう、こうして、・１枚の半導体ウェハ１２
に備えられるすべての半導体チップ１４の検査が終了し
たときには、つどの新たな半導体フェハ１２がステージ
１０に乗載される。そして前述と同様な動作によって、
位置合わせおよび検査を行なう。
、この検査されたデータは、制御回路２５のメモリ２５
ｂにストアされる。このメモリ２５ｂのストア内容に基
づいて、マーカ２６は対象となるチップ１４のうち不良
品のチップ１４についてのみマーカ２６のノズル２６ｍ
からインクを噴出して、不良品であるチップ１４にマー
キングを行なう、こうして、・１枚の半導体ウェハ１２
に備えられるすべての半導体チップ１４の検査が終了し
たときには、つどの新たな半導体フェハ１２がステージ
１０に乗載される。そして前述と同様な動作によって、
位置合わせおよび検査を行なう。
こうして、複数枚の半導体ウェハ１２の半導体チップ１
４の検査が行なわれる。この複数枚の半導体ウェハ１４
の検査結果は、制御回路２５のメモリ２５ｂにストアさ
れる。したがって、後日このメモリ２５ｂのストア内容
に基づいてチップ位置と不良モード解析などのデータ処
理を行なう場合に、チップずれに拘わらず、−貫した絶
対アドレスが指定されているため、効率的にデータ処理
を行なうことが可能となる。
４の検査が行なわれる。この複数枚の半導体ウェハ１４
の検査結果は、制御回路２５のメモリ２５ｂにストアさ
れる。したがって、後日このメモリ２５ｂのストア内容
に基づいてチップ位置と不良モード解析などのデータ処
理を行なう場合に、チップずれに拘わらず、−貫した絶
対アドレスが指定されているため、効率的にデータ処理
を行なうことが可能となる。
前述の実施例ではＰＣＭ１４ｂをアドレスの基準とした
けれども、たとえば１つのチップに予め目印を付けてお
き、この目印に基づくチップをアドレスの基準とするよ
うにしてもよい。
けれども、たとえば１つのチップに予め目印を付けてお
き、この目印に基づくチップをアドレスの基準とするよ
うにしてもよい。
さらにまた、前述の実施例では、マツプメモリ２７は３
種類用いられたけれども、その他複数枚のマツプメモリ
２７を用いて他の検査属性を付加して検査を行なうよう
にしてもよい。
種類用いられたけれども、その他複数枚のマツプメモリ
２７を用いて他の検査属性を付加して検査を行なうよう
にしてもよい。
効 果
以上のように本発明゛によれば、マトリクス状に形成さ
れたチップの予め定めた位置関係を有する目印を設け、
この目印を有するチップをアドレスの基準とするように
したので、チップずれに拘わらず、−貫したアドレス指
定を行なうことが可能となる。したがってチップ位置と
不良モード解析などのデータ処理を効率的に行なうこと
が可能となる。
れたチップの予め定めた位置関係を有する目印を設け、
この目印を有するチップをアドレスの基準とするように
したので、チップずれに拘わらず、−貫したアドレス指
定を行なうことが可能となる。したがってチップ位置と
不良モード解析などのデータ処理を効率的に行なうこと
が可能となる。
第１図は本発明の一実施例のブロック図、第２図は半導
体ウニ八１２の平面図、第３図は半導体チップ１４の拡
大斜視図、第４図はマツプメモリ２７のストア領域を示
す図、第５図は先行技術のブロック図、第６図は半導体
ウェハにずれがある場合にアドレスが変化することを説
明するための図である。 １０・・・ステージ、１２・・・半導体ウェハ、１３・
・・スクライプレーン、１４・・・半導体チップ、１４
ｍ。 １４ｂ・・・ＰＣＭ、２０・・・入出力装置、２１．３
３・・・処理回路、２２，２５．３１・・・制御回路、
２３・・・プローブピン、２６・・・マーカ、２７・・
・マツプメモリ、３０．３２・・・検出素子 第２図 第３図 第４図 第６図 １ム １４ａ １４ｂ
体ウニ八１２の平面図、第３図は半導体チップ１４の拡
大斜視図、第４図はマツプメモリ２７のストア領域を示
す図、第５図は先行技術のブロック図、第６図は半導体
ウェハにずれがある場合にアドレスが変化することを説
明するための図である。 １０・・・ステージ、１２・・・半導体ウェハ、１３・
・・スクライプレーン、１４・・・半導体チップ、１４
ｍ。 １４ｂ・・・ＰＣＭ、２０・・・入出力装置、２１．３
３・・・処理回路、２２，２５．３１・・・制御回路、
２３・・・プローブピン、２６・・・マーカ、２７・・
・マツプメモリ、３０．３２・・・検出素子 第２図 第３図 第４図 第６図 １ム １４ａ １４ｂ
Claims (1)
- マトリクス状に形成された半導体チップを有する半導体
ウェハには、各チップの予め定めた位置関係を有する目
印が設けられ、この目印を検出手段によつて検出して、
すべてのチップのアドレス指定をして、ステージを移動
しつつプローブピンによつて各チップをアドレス指定に
基づいて検査を行なうようにしたことを特徴とする半導
体ウェハの検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112840A JPS61270844A (ja) | 1985-05-25 | 1985-05-25 | 半導体ウエハの検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112840A JPS61270844A (ja) | 1985-05-25 | 1985-05-25 | 半導体ウエハの検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61270844A true JPS61270844A (ja) | 1986-12-01 |
Family
ID=14596845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60112840A Pending JPS61270844A (ja) | 1985-05-25 | 1985-05-25 | 半導体ウエハの検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61270844A (ja) |
-
1985
- 1985-05-25 JP JP60112840A patent/JPS61270844A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US5539676A (en) | Method of identifying probe position and probing method in prober | |
| US6021380A (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| JPS6362245A (ja) | ウエハプロ−バ | |
| JPH07249660A (ja) | プロ−ビング装置およびプロ−ビング方法 | |
| CN108535622A (zh) | 晶圆测试装置、系统及方法 | |
| US5124931A (en) | Method of inspecting electric characteristics of wafers and apparatus therefor | |
| JPS61270844A (ja) | 半導体ウエハの検査装置 | |
| JPS61270841A (ja) | 半導体ウエハの検査装置 | |
| JP2913609B2 (ja) | プロービング装置、プロービング方法およびプローブカード | |
| KR20000041236A (ko) | 웨이퍼 프로브 시스템의 사전 정렬 장치 | |
| JPH0441495B2 (ja) | ||
| JPH065690B2 (ja) | 半導体ウエハプローブ方法 | |
| JPS6184029A (ja) | 半導体検査装置 | |
| JP2767291B2 (ja) | 検査装置 | |
| JPS6216018B2 (ja) | ||
| JP2694462B2 (ja) | 半導体ウェーハチップの位置合わせ方法 | |
| JPH0590362A (ja) | 半導体ウエハの検査構造 | |
| JPS62169342A (ja) | メモリｉｃテスト装置 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JPS6115340A (ja) | ウエハプロ−バ | |
| JPH0715921B2 (ja) | 多チツプ同時測定用マ−キング装置 | |
| JP2005057145A (ja) | 半導体集積回路、その検査装置、その検査方法 | |
| JPH05196639A (ja) | プローブ装置 | |
| JPS60123029A (ja) | アラインメント方法 |