JPS6127183Y2 - - Google Patents
Info
- Publication number
- JPS6127183Y2 JPS6127183Y2 JP11207781U JP11207781U JPS6127183Y2 JP S6127183 Y2 JPS6127183 Y2 JP S6127183Y2 JP 11207781 U JP11207781 U JP 11207781U JP 11207781 U JP11207781 U JP 11207781U JP S6127183 Y2 JPS6127183 Y2 JP S6127183Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- packages
- connector part
- leads
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
Landscapes
- Packaging Frangible Articles (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
本考案はICパツケージの形状に関するもので
ある。
ある。
最近、ROM，RAM，CPU等から成るいわゆる
マイコン構成を内蔵した電子機器においては、装
置のより小型化、薄型化が要請されてきており、
これに伴つて、使用する各部品の小型化や部品の
最適配置等を評価して、実装面積の有効利用を図
る努力が続けられている。その中で、比較的大き
な面積を占有するROMやRAM等のICパツケージ
は、ピン配置が両側の所謂デユアルインライン型
から、ピン配置が４方向にある所謂クワツド型の
ものに置き換えられてきており、今日では、小型
の電子機器には専らクワツド型のICパツケージ
が用いられている。
マイコン構成を内蔵した電子機器においては、装
置のより小型化、薄型化が要請されてきており、
これに伴つて、使用する各部品の小型化や部品の
最適配置等を評価して、実装面積の有効利用を図
る努力が続けられている。その中で、比較的大き
な面積を占有するROMやRAM等のICパツケージ
は、ピン配置が両側の所謂デユアルインライン型
から、ピン配置が４方向にある所謂クワツド型の
ものに置き換えられてきており、今日では、小型
の電子機器には専らクワツド型のICパツケージ
が用いられている。
しかしながら、この様なクワツド型ICパツケ
ージを用いても、一定の面積を有効に利用するに
は限界があり、そのため、例えば多数のROMを
使用する場合には多層プリント配線基板を使用し
なければならない等の不都合があつた。
ージを用いても、一定の面積を有効に利用するに
は限界があり、そのため、例えば多数のROMを
使用する場合には多層プリント配線基板を使用し
なければならない等の不都合があつた。
本考案は、上記の様な不都合を解消し、ICパ
ツケージの形状を改良することにより、実質的に
実装面積の低減を図れる様にするものである。
ツケージの形状を改良することにより、実質的に
実装面積の低減を図れる様にするものである。
以下、図面を参照して本考案の実施例につき説
明する。
明する。
第１図は本考案の実施例であるICパツケージ
をプリント基板に実装する手順を説明する図、第
２図は同ICパツケージを６個実装後の外観斜視
図、第３図は使用例を示す図である。
をプリント基板に実装する手順を説明する図、第
２図は同ICパツケージを６個実装後の外観斜視
図、第３図は使用例を示す図である。
図において、ＰはICパツケージ本体であると
ともに、リードＬが４方向の側面に設けられた所
謂クワツド型パツケージである。
ともに、リードＬが４方向の側面に設けられた所
謂クワツド型パツケージである。
それぞれのICパツケージの天面の中央部は凸
部Ｔが設けられ、また、底面の上記凸部Ｔに対応
する位置には凹部Ｏがそれぞれ設けられていて、
この凹部Ｏに上記凸部Ｔが嵌入しうるように形成
されている。
部Ｔが設けられ、また、底面の上記凸部Ｔに対応
する位置には凹部Ｏがそれぞれ設けられていて、
この凹部Ｏに上記凸部Ｔが嵌入しうるように形成
されている。
ＸはパツケージＰの中に封入されたシリコンチ
ツプであり、このチツプはワイヤーＢでリードＬ
とボンデイングされている。一方、リードＬは図
示の如くパツケージの壁面に沿つて貼着されてお
り、その一方は上記シリコンチツプＸにボンデイ
ングされ、特に他方は前記凹部Ｏの内壁にあつて
円弧状に内側へ膨出形成されている。これはパツ
ケージＰの凹部Ｏに他のパツケージＰの凸部Ｔを
嵌入させたとき、それを弾性的に保持させるため
である。したがつて、この場合、リードＬは弾性
材で形成するのが望ましい。
ツプであり、このチツプはワイヤーＢでリードＬ
とボンデイングされている。一方、リードＬは図
示の如くパツケージの壁面に沿つて貼着されてお
り、その一方は上記シリコンチツプＸにボンデイ
ングされ、特に他方は前記凹部Ｏの内壁にあつて
円弧状に内側へ膨出形成されている。これはパツ
ケージＰの凹部Ｏに他のパツケージＰの凸部Ｔを
嵌入させたとき、それを弾性的に保持させるため
である。したがつて、この場合、リードＬは弾性
材で形成するのが望ましい。
上記のように構成されたICパツケージＰをプ
リント基板PWB上のパターンＣに半田Ｓで固定
し、その上から５個のICパツケージＰをそれぞ
れの凸部、凹部を合わせて重ねると、第２図に示
す様にプリント基板PWB上に都合６個のICパツ
ケージP1〜P6が実装されることになる。この場
合、各ICパツケージＰを重ね合わせると同時に
各共通リードＬが互いに接触し、電気的に接触さ
れており、したがつて重ね合せた後各パツケージ
の共通リードＬをバンダ等で固定する必要はな
い。
リント基板PWB上のパターンＣに半田Ｓで固定
し、その上から５個のICパツケージＰをそれぞ
れの凸部、凹部を合わせて重ねると、第２図に示
す様にプリント基板PWB上に都合６個のICパツ
ケージP1〜P6が実装されることになる。この場
合、各ICパツケージＰを重ね合わせると同時に
各共通リードＬが互いに接触し、電気的に接触さ
れており、したがつて重ね合せた後各パツケージ
の共通リードＬをバンダ等で固定する必要はな
い。
重ね合わせたICパツケージＰ、例えばROMパ
ツケージROM0〜ROMnは一般に第３図に示す様
に入出力コントローラＩ／Ｏ、データの一時記憶
用のRAM等を備える中央演算処理器CPUに接続
し、チツプセレクターによつて任意にアクセスす
ることができるものである。
ツケージROM0〜ROMnは一般に第３図に示す様
に入出力コントローラＩ／Ｏ、データの一時記憶
用のRAM等を備える中央演算処理器CPUに接続
し、チツプセレクターによつて任意にアクセスす
ることができるものである。
以上の様に、本考案によれば、ICパツケージ
の形状の改良により、同一位置に任意の個数の
ICパツケージを積み重ねて実装することが出
来、実装面積を大きく減少させることができる。
又、単に積み重ねるだけで電気的且つ機械的に接
続出来、したがつてICパツケージの積層数を容
易に変更することができる。更に、構造が非常に
簡単で而もリードＬを弾性片としてパツケージの
固定保持用に兼用させているから、安価に製造す
ることができる。
の形状の改良により、同一位置に任意の個数の
ICパツケージを積み重ねて実装することが出
来、実装面積を大きく減少させることができる。
又、単に積み重ねるだけで電気的且つ機械的に接
続出来、したがつてICパツケージの積層数を容
易に変更することができる。更に、構造が非常に
簡単で而もリードＬを弾性片としてパツケージの
固定保持用に兼用させているから、安価に製造す
ることができる。
第１図は本考案の実施例であるICパツケージ
をプリント基板に実装する手順を説明する図、第
２図は同ICパツケージを６個実装後の外観斜視
図、第３図は使用例を示す図である。 ＰはICパツケージ、Ｌはリード、PWBはプリ
ント基板、Ｓは半田、Ｂはワイヤ、Ｃは配線パタ
ーン。
をプリント基板に実装する手順を説明する図、第
２図は同ICパツケージを６個実装後の外観斜視
図、第３図は使用例を示す図である。 ＰはICパツケージ、Ｌはリード、PWBはプリ
ント基板、Ｓは半田、Ｂはワイヤ、Ｃは配線パタ
ーン。
Claims (1)
- パツケージ本体の天面の略中央部に外周壁にリ
ードを配設してなる凸状のコネクター部を設け、
また底面の上記凸状コネクター部に対応する位置
に内周壁に上記リードの一方を導いて配設してな
る凹状のコネクター部を設けると共に、上記両コ
ネクター部は互いに電気的且つ機械的に装着自在
の関係にあるように形成してなることを特徴とす
るICパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11207781U JPS5818346U (ja) | 1981-07-27 | 1981-07-27 | Ｉｃパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11207781U JPS5818346U (ja) | 1981-07-27 | 1981-07-27 | Ｉｃパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5818346U JPS5818346U (ja) | 1983-02-04 |
| JPS6127183Y2 true JPS6127183Y2 (ja) | 1986-08-13 |
Family
ID=29906418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11207781U Granted JPS5818346U (ja) | 1981-07-27 | 1981-07-27 | Ｉｃパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818346U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794972B2 (ja) * | 1991-03-12 | 1998-09-10 | イビデン株式会社 | リードレスチップキャリア |
-
1981
- 1981-07-27 JP JP11207781U patent/JPS5818346U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5818346U (ja) | 1983-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476500B2 (en) | Semiconductor device | |
| US5777382A (en) | Plastic packaging for a surface mounted integrated circuit | |
| JPH0784115B2 (ja) | 半導体装置カ−ド | |
| JPH09191060A5 (ja) | ||
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| KR100246587B1 (ko) | 볼 그리드 어레이 반도체 팩키지 | |
| JPS6127183Y2 (ja) | ||
| US4661653A (en) | Package assembly for semiconductor device | |
| KR970004541B1 (ko) | 메모리카드 | |
| KR102616022B1 (ko) | 광학센서 패키지 | |
| JPH0567070B2 (ja) | ||
| JPS6020932Y2 (ja) | 半導体装置 | |
| JPH0439668Y2 (ja) | ||
| KR20010018945A (ko) | 반도체패키지 | |
| KR200233845Y1 (ko) | 적층형 비지에이 반도체 패키지 및 그 제조방법 | |
| JPS607152A (ja) | 半導体装置 | |
| JP2788196B2 (ja) | Ｉｃカード用ｉｃ基板 | |
| JPS635233Y2 (ja) | ||
| JPH04118958A (ja) | 表面実装用多層型配線基板 | |
| JP2589641Y2 (ja) | 混成集積回路装置 | |
| US20050104212A1 (en) | Mounting structure for semiconductor parts and semiconductor device | |
| JP2550477B2 (ja) | メモリ装置用部品取付板およびメモリユニット | |
| JP4591816B6 (ja) | 半導体装置 | |
| JPH0567859A (ja) | Ｉｃの実装方法 | |
| JPH03236245A (ja) | 半導体装置 |