JPS61272829A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS61272829A JPS61272829A JP11478685A JP11478685A JPS61272829A JP S61272829 A JPS61272829 A JP S61272829A JP 11478685 A JP11478685 A JP 11478685A JP 11478685 A JP11478685 A JP 11478685A JP S61272829 A JPS61272829 A JP S61272829A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- switch
- execution time
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、情報処理装置におけるマイクロプログラム制
御装置に関する。
御装置に関する。
（従来の技術）
例えば、ある入出力命令を実行してから次の入出力命令
が実行されるまでの間に待合せ時間を入れないと、入出
力装置側の実行速度が遅いために次の入出力命令が入出
力装置で正しく実行されないといった場合には、次のマ
イクロ命令の実行までの間に一定時間の間隔をおく必要
がある。
が実行されるまでの間に待合せ時間を入れないと、入出
力装置側の実行速度が遅いために次の入出力命令が入出
力装置で正しく実行されないといった場合には、次のマ
イクロ命令の実行までの間に一定時間の間隔をおく必要
がある。
斯かる場合には、二つの入出力命令の間にＮ。
Ｐ （Ｎｏ ０ｐｅｒａｔｉｏｎ ） 命令、つまり
何も実行しないが待合せ時間を与える命令を待合せ時間
に応じて幾つか入れている。その際、ＮＯＰ命令の 。
何も実行しないが待合せ時間を与える命令を待合せ時間
に応じて幾つか入れている。その際、ＮＯＰ命令の 。
数は必要な待ち時間に対して最適になるように決定され
る。
る。
（発明が解決しようとする問題点）
このようにしてできあがった上述のプログラムは、同一
の命令実行速度を有する複数の情報処理装置より成るシ
ステム上で実行している限りは問題ないが、異なる命令
実行速度を有する複数の情報処理装置より成るシステム
では問題が発生する。
の命令実行速度を有する複数の情報処理装置より成るシ
ステム上で実行している限りは問題ないが、異なる命令
実行速度を有する複数の情報処理装置より成るシステム
では問題が発生する。
すなわち、実行速度の遅い装置においては無駄な待ち時
間が生じ、実行速度の速い装置においては必要な待ち時
間がとれないことになり、プログラムに含まれるＮＯＰ
命令の数を変える必要があるという欠点がある。
間が生じ、実行速度の速い装置においては必要な待ち時
間がとれないことになり、プログラムに含まれるＮＯＰ
命令の数を変える必要があるという欠点がある。
本発明の目的は、ＮＯＰ命令の実行時間をスイッチによ
シ切替えて指定することによシ上記欠点を除去し、無駄
な待ち時間を省略できるように構成したマイクロプログ
ラム制御装置を提供することにある。
シ切替えて指定することによシ上記欠点を除去し、無駄
な待ち時間を省略できるように構成したマイクロプログ
ラム制御装置を提供することにある。
（問題点を解決するための手段）
本発明によるマイクロプログラム制御装置は、制御記憶
装置と、マイクロ命令レジスタと、マイクロ命令アドレ
スレジスタと、複数のスイッチと、アドレス制御手段と
を具備して構成したものである。。
装置と、マイクロ命令レジスタと、マイクロ命令アドレ
スレジスタと、複数のスイッチと、アドレス制御手段と
を具備して構成したものである。。
制御記憶装置は、複数のマイクロ命令を格納するための
ものであシ、マイクロ命令レジスタハ制御記憶装置から
読出されたマイクロ命令を保持するためのものであシ、
マイクロ命令アドレスレジスタは制御記憶装置から読出
されたマイクロ命令のアドレスを保持するためのもので
アシ、複数のスイッチは特定マイクロ命令の実行時間を
指定するためのものである。
ものであシ、マイクロ命令レジスタハ制御記憶装置から
読出されたマイクロ命令を保持するためのものであシ、
マイクロ命令アドレスレジスタは制御記憶装置から読出
されたマイクロ命令のアドレスを保持するためのもので
アシ、複数のスイッチは特定マイクロ命令の実行時間を
指定するためのものである。
アドレス制御手段は、複数のスイッチの状態に応じて次
に実行すべきマイクロ命令のアドレスを決定してから、
上記特定マイクロ命令の実行時間をマイクロ命令アドレ
スレジスタにセットするためのものである。
に実行すべきマイクロ命令のアドレスを決定してから、
上記特定マイクロ命令の実行時間をマイクロ命令アドレ
スレジスタにセットするためのものである。
（実施例）
次Ｋ、本発明について図面を参照して説明する。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。第１図において、１
１は制御記憶装置、１２はマイクロ命令アドレスレジス
タ、１３はマイクロ命令レジスタ、１６はセレクタ、１
６は加算回路、１８はアドレス制御回路、２Ｇはスイッ
チ回路である。
一実施例を示すブロック図である。第１図において、１
１は制御記憶装置、１２はマイクロ命令アドレスレジス
タ、１３はマイクロ命令レジスタ、１６はセレクタ、１
６は加算回路、１８はアドレス制御回路、２Ｇはスイッ
チ回路である。
第１図において、制御記憶装置１１はマイクロ命令の実
行を実現するためのマイクロ命令群を格納するマイクロ
命令アドレスレジスタ１２が制御記憶装置１１のアドレ
スをボイ／トすると、マイクロ命令がマイクロ命令レジ
スタ１３に読出される。マイクロ命令レジスタ１３に読
出されたマイクロ命令はデコーダ（図示していない）で
解読され、マイクロ命令が実行される。マイクロ命令の
なかには、そのフィールドの一部へ次に実行すべきマイ
クロ命令のアドレスを有しているものがある。このよう
、な次マイクロ命令アドレスは、分岐アドレス信号線１
４を介してマルチプレクサ１５に入力される。一方、マ
イクロ命令のフィールドの一部へ次に実行すべきマイク
ロ命令のアドレスを有していないマイクロ命令、または
条件分岐で条件が合わないときには、現在、マイクロ命
、令アドレスレジスタ１２に格納されているアドレスに
加算回路１６で１だけ増分された増分アドレスがアドレ
ス増分信号線１７を介してマルチプレクサ１６に入力さ
れる。マルチプレクサ１ｓに入力されている分岐アドレ
ス信号線１４か、あるいはアドレス増分信号線１１のい
ずれを選択するかはアドレス制御回路１８で決定される
。アドレス制御回路１８から出力されたアドレス選択信
号線１９によって分岐アドレス信号線１４またはアドレ
ス増分信号線１１のいずれか一方が選択され、マイクロ
命令アドレスレジスタ１２に入力されて次に実行される
マイクロ命令のアドレスとなる。ＳＷ１信号２１、ＳＷ
２信号２２、ならびにＳＷ３信号２８がスイッチ回路２
０から出力され、アドレス制御回路１Ｂから信号線１９
上にアドレス選択信号が出力される。スイッチ回路２０
にはスイッチ（ＳＷＩ）２４、スイッチ（ＳＷ２ ）
２ Ｂ、ならびにスイッチ（ＳＷＩ ）２６が設置され
、 マクロ命令の一つであるＮＯＰ命令の実行時間を
指定するために使われる。スイッチ（ＳＷＩ）２４、ス
イッチ（ＳＷ２ ）２６、ならびにスイッチ（ＳＷＩ
） ２６はそれぞれオンになるとそれぞれ信号線２１〜
２３上のＳＷＩ〜ＳＷ３信号は１になシ、各スイッチに
対応した条件付き分岐マイクロ命令が実行されるときに
はアドレス制御回路１８から信号線１９上に出力される
アドレス選択信号は１となシ、マルチプレクサＩＳでは
分岐アドレス信号線１４が選択されてマイクロ命令アド
レスレジスタ１２にセットされる。一方、スイッチ（Ｓ
Ｗ１〜ＳＷｉ＄ ＞ ２４〜２６がそれぞれオフになる
と、スイッチ（ＳＷＩ〜ＳＷ！ ）２４〜２Ｂから出力
されるＳＷ１〜ＳＷ３信号は信号線２１〜２３上で０に
なる。各スイッチに対応した条件付き分岐マイクロ命令
が実行されるときには、アドレス制御回路１８から信号
線１９上へ出力されるアドレス選択信号は０となり、マ
ルチプレクサ１５ではアドレス増分信号線１７が選択さ
れてマイクロ命令アドレスレジスタ１２にその内容がヒ
ツトされる。
行を実現するためのマイクロ命令群を格納するマイクロ
命令アドレスレジスタ１２が制御記憶装置１１のアドレ
スをボイ／トすると、マイクロ命令がマイクロ命令レジ
スタ１３に読出される。マイクロ命令レジスタ１３に読
出されたマイクロ命令はデコーダ（図示していない）で
解読され、マイクロ命令が実行される。マイクロ命令の
なかには、そのフィールドの一部へ次に実行すべきマイ
クロ命令のアドレスを有しているものがある。このよう
、な次マイクロ命令アドレスは、分岐アドレス信号線１
４を介してマルチプレクサ１５に入力される。一方、マ
イクロ命令のフィールドの一部へ次に実行すべきマイク
ロ命令のアドレスを有していないマイクロ命令、または
条件分岐で条件が合わないときには、現在、マイクロ命
、令アドレスレジスタ１２に格納されているアドレスに
加算回路１６で１だけ増分された増分アドレスがアドレ
ス増分信号線１７を介してマルチプレクサ１６に入力さ
れる。マルチプレクサ１ｓに入力されている分岐アドレ
ス信号線１４か、あるいはアドレス増分信号線１１のい
ずれを選択するかはアドレス制御回路１８で決定される
。アドレス制御回路１８から出力されたアドレス選択信
号線１９によって分岐アドレス信号線１４またはアドレ
ス増分信号線１１のいずれか一方が選択され、マイクロ
命令アドレスレジスタ１２に入力されて次に実行される
マイクロ命令のアドレスとなる。ＳＷ１信号２１、ＳＷ
２信号２２、ならびにＳＷ３信号２８がスイッチ回路２
０から出力され、アドレス制御回路１Ｂから信号線１９
上にアドレス選択信号が出力される。スイッチ回路２０
にはスイッチ（ＳＷＩ）２４、スイッチ（ＳＷ２ ）
２ Ｂ、ならびにスイッチ（ＳＷＩ ）２６が設置され
、 マクロ命令の一つであるＮＯＰ命令の実行時間を
指定するために使われる。スイッチ（ＳＷＩ）２４、ス
イッチ（ＳＷ２ ）２６、ならびにスイッチ（ＳＷＩ
） ２６はそれぞれオンになるとそれぞれ信号線２１〜
２３上のＳＷＩ〜ＳＷ３信号は１になシ、各スイッチに
対応した条件付き分岐マイクロ命令が実行されるときに
はアドレス制御回路１８から信号線１９上に出力される
アドレス選択信号は１となシ、マルチプレクサＩＳでは
分岐アドレス信号線１４が選択されてマイクロ命令アド
レスレジスタ１２にセットされる。一方、スイッチ（Ｓ
Ｗ１〜ＳＷｉ＄ ＞ ２４〜２６がそれぞれオフになる
と、スイッチ（ＳＷＩ〜ＳＷ！ ）２４〜２Ｂから出力
されるＳＷ１〜ＳＷ３信号は信号線２１〜２３上で０に
なる。各スイッチに対応した条件付き分岐マイクロ命令
が実行されるときには、アドレス制御回路１８から信号
線１９上へ出力されるアドレス選択信号は０となり、マ
ルチプレクサ１５ではアドレス増分信号線１７が選択さ
れてマイクロ命令アドレスレジスタ１２にその内容がヒ
ツトされる。
第２図は、ＮＯＰ命令のマイクロ命令シーケンスの一例
を示すフローチャートである。ＮＯＰ命令という マク
ロ命令の実行を開始すると、まずスイッチ（ＳＷＩ）２
４がオンであるか、あるいはオフであるかに応じて条件
付き分岐マイクロ命令が実行される。もし、スイッチ（
ＳＷＩ）２４がオンであれば、これでＮＯＰマクロ命令
の実行は終了する。もし、スイッチ（ＳＷＩ）２４がオ
フであればスイッチ（ＳＷ２ ）２６がオンであるか、
あるいはオフであるかに応じて条件付き分岐マイクロ命
令が実行される。スイッチ（ＳＷ２）２５がオンである
ときにはＮＯＰマクロ命令が終了され、オフのとき釦は
スイッチ（ＳＷＩ ）２６がオンであるか、あるいはオ
フであるかに応じて条件付き分岐マイクロ命令が実行さ
れる。スイッチ（ＳＷｌ ）２６がオンのときには、Ｎ
ＯＰマクロ命令が終了され、オフのときには無条件分岐
マイクロ命令が実行されてＮＯＰマクロ命令の実行が終
了する。このようにスイッチ（ＳＷｌ）２４がオンのと
きにＮＯＰマクロ命令の実行時間は１マイクロ命令の実
行時間に等しく、スイッチ（ＳＷｌ）２４がオフであっ
て、スイッチ（ＳＷ２ ）２５がオンであるときには、
二つのマイクロ命令の実行時間に等しい。スイッチ（Ｓ
ＷＩ 、ＳＷ２ ’）２４．２６がオフであって、スイ
ッチ（ＳＷｌ ）２６がオンのときには、三つのマイク
ロ命令分の実行時間に等しい。スイッチ（ＳＷＩ〜ＳＷ
ａ ）２４〜２６がすべてオフのときには、４マイクロ
命令分の実行時間に等しい。このようにしてスイッチの
状態に応じてＮＯＰマクロ命令の実行時間を変更するこ
とができる。
を示すフローチャートである。ＮＯＰ命令という マク
ロ命令の実行を開始すると、まずスイッチ（ＳＷＩ）２
４がオンであるか、あるいはオフであるかに応じて条件
付き分岐マイクロ命令が実行される。もし、スイッチ（
ＳＷＩ）２４がオンであれば、これでＮＯＰマクロ命令
の実行は終了する。もし、スイッチ（ＳＷＩ）２４がオ
フであればスイッチ（ＳＷ２ ）２６がオンであるか、
あるいはオフであるかに応じて条件付き分岐マイクロ命
令が実行される。スイッチ（ＳＷ２）２５がオンである
ときにはＮＯＰマクロ命令が終了され、オフのとき釦は
スイッチ（ＳＷＩ ）２６がオンであるか、あるいはオ
フであるかに応じて条件付き分岐マイクロ命令が実行さ
れる。スイッチ（ＳＷｌ ）２６がオンのときには、Ｎ
ＯＰマクロ命令が終了され、オフのときには無条件分岐
マイクロ命令が実行されてＮＯＰマクロ命令の実行が終
了する。このようにスイッチ（ＳＷｌ）２４がオンのと
きにＮＯＰマクロ命令の実行時間は１マイクロ命令の実
行時間に等しく、スイッチ（ＳＷｌ）２４がオフであっ
て、スイッチ（ＳＷ２ ）２５がオンであるときには、
二つのマイクロ命令の実行時間に等しい。スイッチ（Ｓ
ＷＩ 、ＳＷ２ ’）２４．２６がオフであって、スイ
ッチ（ＳＷｌ ）２６がオンのときには、三つのマイク
ロ命令分の実行時間に等しい。スイッチ（ＳＷＩ〜ＳＷ
ａ ）２４〜２６がすべてオフのときには、４マイクロ
命令分の実行時間に等しい。このようにしてスイッチの
状態に応じてＮＯＰマクロ命令の実行時間を変更するこ
とができる。
本実施例における第２図のフローチャートでは、三つの
条件付き分岐マイクロ命令と、一つの無条件分岐マイク
ロ命令とからプログラムが構成されている。しかし、フ
ローチャートの任意の場所に無条件分岐マイクロ命令や
ウェイトループを入れることによシ、ＮＯＰマクロ命令
の実行時間を変更したり、各スイッチの状態によって実
行時間の比率を変更することができることは勿論である
。
条件付き分岐マイクロ命令と、一つの無条件分岐マイク
ロ命令とからプログラムが構成されている。しかし、フ
ローチャートの任意の場所に無条件分岐マイクロ命令や
ウェイトループを入れることによシ、ＮＯＰマクロ命令
の実行時間を変更したり、各スイッチの状態によって実
行時間の比率を変更することができることは勿論である
。
（発明の効果）
以上説明したように本発明は、マクロ命令の実行時間を
スイッチで指定できるように構成することによシ、同一
のプログラムをプログラム内容の変更なしに実行速度の
異なる情報処理装置で実行できるという効果がある。
スイッチで指定できるように構成することによシ、同一
のプログラムをプログラム内容の変更なしに実行速度の
異なる情報処理装置で実行できるという効果がある。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。 第２図は、第１図に示すマイクロプログラム制御装置の
動作例を示す７０−チャートである。 １１・・・制御記憶装置 １２・・−マイクロ命令アドレスレジスタ１５・・・マ
イクロ命令レジスタ １８・・φアドレス制御回路 ２０・・・スイッチ回路
一実施例を示すブロック図である。 第２図は、第１図に示すマイクロプログラム制御装置の
動作例を示す７０−チャートである。 １１・・・制御記憶装置 １２・・−マイクロ命令アドレスレジスタ１５・・・マ
イクロ命令レジスタ １８・・φアドレス制御回路 ２０・・・スイッチ回路
Claims (1)
- 複数のマイクロ命令を格納するための制御記憶装置と、
前記制御記憶装置から読出されたマイクロ命令を保持す
るためのマイクロ命令レジスタと、前記制御記憶装置か
ら読出されたマイクロ命令のアドレスを保持するための
マイクロ命令アドレスレジスタと、特定マイクロ命令の
実行時間を指定するための複数のスイッチと、前記複数
のスイッチの状態に応じて次に実行すべきマイクロ命令
のアドレスを決定してから前記特定マイクロ命令の実行
時間を前記マイクロ命令アドレスレジスタにセットする
ためのアドレス制御手段とを具備して構成したことを特
徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11478685A JPS61272829A (ja) | 1985-05-28 | 1985-05-28 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11478685A JPS61272829A (ja) | 1985-05-28 | 1985-05-28 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61272829A true JPS61272829A (ja) | 1986-12-03 |
Family
ID=14646646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11478685A Pending JPS61272829A (ja) | 1985-05-28 | 1985-05-28 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61272829A (ja) |
-
1985
- 1985-05-28 JP JP11478685A patent/JPS61272829A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146858B2 (ja) | ||
| CA1267230A (en) | Selective operation of processing elements in a single instruction, multiple stream (simd) computer system | |
| KR100439286B1 (ko) | 처리시스템,프로세서,컴퓨터판독가능한메모리및컴파일러 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| US4491912A (en) | Data processing system with improved microsubroutine facility | |
| JPS61272829A (ja) | マイクロプログラム制御装置 | |
| JP2694948B2 (ja) | マイクロプログラム処理装置 | |
| JPS6339928B2 (ja) | ||
| JP2825315B2 (ja) | 情報処理装置 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JPS63280333A (ja) | マイクロプログラム制御装置 | |
| JPH0375904B2 (ja) | ||
| JPH11327929A (ja) | プログラム制御装置 | |
| JPS6398735A (ja) | マイクロ制御装置 | |
| JPS6191727A (ja) | 情報引継ぎ方式 | |
| JPH01253032A (ja) | マイクロプログラム制御型プロセッサ | |
| JPS62260232A (ja) | マイクロプログラム制御装置 | |
| JPS60103450A (ja) | マイクロプログラム制御方式 | |
| JPS58151651A (ja) | デ−タ処理装置 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPH0240722A (ja) | 演算処理装置 | |
| JPS6024642A (ja) | マイクロプログラム制御方式 | |
| JPS6330938A (ja) | マイクロプログラム制御装置 | |
| JPH02297221A (ja) | マイクロプログラム実行速度制御方式 | |
| JPH02105936A (ja) | データ処理装置 |