JPH02297221A - マイクロプログラム実行速度制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はマイクロプログラム制御方式の情報処理装置に
用いられるマイクロプログラム実行速度制御方式に関す
る。

（従来の技術） 従来、マイクロプログラム制御方式の情報処理装置に於
いて、マイクロプログラムの性能（実行速度）を制御す
る回路はマイクロプログラム（ファームウェア）自身で
制御されていた。このダ 第３図に於いて、００１はマイクロプログラム格納メモ
リ（ＣＳ　）　　００２はマイクロプログラム格納メモ
リ００１から読出された、実行すべきマイクロ命令を保
持するマイクロ命令レジスタ（Ｍ　Ｉ　Ｒ）　、００３
はマイクロプログラム格納メモリ００１の読み出しアド
レス１０２を発生するマイクロプログラムシーケンサ（
Ｓ　Ｑ　）　　００４はマイクロ命令レジスタ００２に
貯えられたマイクロ命令コード１００を解読し、そのコ
ード内容に応じた制御信号等を出力するマイクロ命令デ
コーダ（Ｄ　Ｅ　Ｃ）　、００５は定期的に発生する外
部割込み信号１０８によりセットされ、アイドルルーチ
ン内で発生する特定デコード出力１０９によりリセット
されるフリップフロップ、００Ｂはフリップフロップ０
０５がセット状態にあるとき、マイクロ命令デコーダ０
０４からソフトウェア命令の終了を示すマイクロ命令の
デコード出力１０５があると“真”の信号を出力し、同
信号によりマイクロプログラムシーケンサ００３の発生
アドレスを特定番地へ移行操作するアンドゲートである
。

この第１図に示す従来のマイクロプログラム制御回路に
於ける実行速度制御動作を第４図に示すフローチャート
を参照して説明する。

一連のマイクロ命令を実行中に、例えばタイマ等による
、外部の定期的な割込み１０８が発生すると、フリップ
フロップ００５がセットする。次にマイクロ命令デコー
ダ００４より、ソフトウェア命令の終ｒを示すマイクロ
命令のデコード出力１０５が発生すると、アンドゲート
００５の出力１０３が“真”となり、マイクロプログラ
ムシーケンサ（１０３の出力１０２を操作して、マイク
ロプログラム格納メモリ００１のアドレスを第４図に示
すように、ＸＸＯ２番地から、△Δ０１番地に変化させ
る。

そして、第４図に示すアイドルルーチンの中で、マイク
ロ命令デコーダ００４のデコード出力１０９を“真″と
するマイクロ命令を実行し、フリップフロップ００６を
リセットする。これにより一定ステップ実行後、元のマ
イクロプログラムアドレス（ＸＸＯ２番地）の次のアド
レス（ＸＸＯ３番地）に戻り、次の命令が実行される。

以上のように、定期的にアイドルルーチンを実行するこ
とによって、マイクロプログラムの実行速度を制御して
いた。

上記したような従来のマイクロプログラム制御機構に於
いては、単一のハードウェア構成で複数種のマイクロプ
ログラム処理速度をもった情報処理装置を実現しようと
すると、その複数種の処理速度と同数種のそれぞれステ
ップ数を異にするアイドルルーチンをもつマイクロプロ
グラムが必要となり、マイクロプログラムが繁雑化する
という問題かあった。

（発明が解決しようとする課題） 上記したように従来では、同一ハードウェア構成で複数
のマイクロプログラム処理速度をもった情報処理装置を
実現する際に、その制御対象速度の数と同数種の異なる
ステップ数のアイドルルーチンが必要となり、従ってマ
イクロプログラムが繁雑化するという問題があった。

本発明は上記実情に鑑みなされたもので、マイクロプロ
グラム制御方式を採用してなる情報処理装置に於いて、
単一のハードウェア構成で、かつ一種のマイクロプログ
ラムにより、複数種のマイクロプログラム処理速度をも
つ装置を実現できるマイクロプログラム実行速度制御方
式を提供することを目的とする。

［発明の構成］ （課題を解決するための手段及び作用）本発明は、マイ
クロプログラム制御方式を採用してなる情報処理装置に
於いて、外部のスイッチ設定情報に従い、任意のマイク
ロプログラム実行速度を選択できる構成としたもので、
外部スイッチより初期値を設定できるカウンタをもち、
外部からの定期的な割込みとマイクロ命令の状態とによ
り、マイクロプログラムシーケンサの動作を一時停止さ
せ、ハードウェア的に実行マイクロ命令中にノーオペレ
ーション（Ｎｏ　０ＰＥＲＡＴＩＯＮ）コードを挿入さ
せ′て、実行を続け、上記カウンタの値が一定値になっ
たタイミングでマイクロ命令の実行制御をマイクロプロ
グラムシーケンサに戻すことにより、マイクロプログラ
ム実行処理速度を制御する手段を実現する。

このようなマイクロプログラム実行速度制御方式を実現
することにより、単一のハードウェア構成にて、複数種
のマイクロプログラム実行速度をもった装置を実現する
際に、その速度の種類と同数種のステップ数の異なるア
イドルルーチンをもったマイクロプログラムを必要とせ
ず、只一種のマイクロプログラムのみにて複数種のマイ
クロプログラム処理速度をもつ装置を実現できる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に於いて、ｌｌはマイクロプログラム格納メモリ
（ＣＳ）であり、マイクロプログラムシーケンサ１４か
ら発生されるマイクロ命令読み出しアドレス１００に従
い実行すべきマイクロ命令（マイクロコード）１０１を
読み出す。

１２はマイクロプログラム格納メモリ１１より読み出さ
れたマイクロ命令１０１と外部のハードウェアより与え
られるマイクロ命令の一種であるＮＯＰコード１１５と
を受けて、オアゲート２０の出力１１１に従い、いずれ
か一方を選択的に出力するセレクタである。

１３はセレクタ１２より出力された、実行すべきマイク
ロ命令を保持するマイクロ命令レジスタ（Ｍ　Ｉ　Ｒ）
である。

１４はマイクロプログラム格納メモリ１１の読み出しア
ドレス１００を発生するマイクロプログラムシーケンサ
（ＳＱ）であり、イネーブル端子（ＥＮ）に入力される
信号がイネーブル状態を示しているとき（即ち、オアゲ
ート２０の出力ｌｉｔが“偽”（−０”）であるとき）
は、基本クロック（Ｂ−ＣＬＫ）に同期してアドレスを
更新するが、イネーブル端子（ＥＮ）に入力される信号
がディセーブル状態を示しているとき（即ち、オアゲー
ト２０の出力１１１が“真”　（−“１”）であるとき
）は、同一アドレスを出力し続ける。

１５はマイクロ命令レジスタ１３に貯えられたマイクロ
命令（マイクロコード）を解読し、そのコード内容に応
じた制御信号等を出力するマイクロ命令デコーダ（ＤＥ
Ｃ）である。

１６はＮＯＰコード１１５によるアイドルルーチンの長
さを示すカウント値を設定するための操作スイッチ（Ｓ
Ｗ）であり、マイクロプログラム実行前に設定操作され
る。

１７はスイッチ１Ｂの設定値を初期値として設定アイド
ルルーチンのカウント動作を実行するカウンタ（ＣＴＲ
）であり、ロード端子（Ｌ）に入力される信号が“真”
であるとき、スイッチ１Ｂの設定カウント値１０５をセ
ットし、カウントイネーブル端子（ＣＥ）に人力される
信号がイネーブル状態を示しているとき（即ち、フリッ
プフロップ２１のセット側出力端（Ｑ）信号が“真”で
あるとき）カウント動作を実行して、設定アイドルルー
チンのカウント動作が終了するとカウント出力端子（Ｃ
Ａ）よりカウント終了信号１０Ｂを出力する。

１８はタイマ割込み等の定期的に発生する割込み信号１
０７をセット入力端（Ｓ）に受け、カウンタ１７から出
力されるカウント終了信号１０６をリセット入力端（Ｒ
）に受けて、割込み信号１０７の発生から設定アイドル
ルーチンのカウント動作終了に伴うカウント終了信号１
０Ｂの発生までの間、セット側出力端（Ｑ）の信号１０
８を“真”とするフリップフロップである。

１９はフリップフロップＩ８よりアイドルルーチンの実
行を示す信号１０８が出力されているとき、マイクロ命
令デコーダ１５よりソフトウェア命令の終了を示すマイ
クロ命令（第３図（ｃ）参照）のデコード信号１０９が
出力されると、“真″の信号を出力するアンドゲートで
ある。

２０は上記アンドゲート１９の出力信号１１０とフリッ
プフロップ２Ｉのセット側出力端（Ｑ）の信号とを受け
て、そのいずれかの信号が“真”であるとき、セレクタ
１２をＮＯＰコード１１５の選択モードに切替え、マイ
クロプログラムシーケンサ１４のアドレス更新を停止制
御するオアゲートである。

２１はアンドゲート１９の出力をセット入力端（Ｓ）に
受け、カウンタ１７から出力されるカウント終了信号１
０Ｂをリセット入力端（Ｒ）に受けて、アイドルルーチ
ンの間、セット側出力端（Ｑ）より“真”の信号を出力
するフリップフロップである。

このフリップフロップ２１のセット側出力端（Ｑ）の信
号はカウンタ１７のカウントイネーブル端子（ＣＥ）、
及びオアゲート２０へ供給される。

２２はカウンタ１７のカウント出力端子（ＣＡ）より出
力されるカウント終了信号１０Ｂとマイクロプログラム
が走り出す初期に“真”となる信号１１３とを受けて、
この各信号をカウンタ１７のロード端子（Ｌ）へロード
イネーブル信号として供給するオアゲートである。

第２図及び第３図はそれぞれ上記実施例の動作を説明す
るためのもので、第２図はマイクロプログラムステップ
を例示したフローチャート、第３図は第２図に示すマイ
クロプログラムを実行したとき定期的な割込み１０７が
発生した際の各部の状態を示すタイムチャートである。

第２図に於いて、ＳｌはマイクロプログラムのＣ番地を
実行するステップであり、ここで一つのソフトウェア命
令が終了する。この際のマイクロ命令の実行で、マイク
ロ命令デコーダ１５よりソフトウェア命令の終ｒを示す
デコード信号１０９が出力されると、ＮＯＰコード１１
５による実行速度制御のだめの処理が開始される。又、
第３図に於いて、ａ、ｂ、ｃ、・・・ｇはマイクロプロ
グラムシーケンサ１４より出力されるマイクロ命令読み
出しアドレス（＋００）であり、（ａ）、　　（ｂ）、
　　（ｃ）。

・・・（ｇ）は上記マイクロ命令読み出しアドレスａｂ
、ｃ、・・・ｇに従いマイクロプログラム格納メモリ１
．１より読出されるマイクロ命令（１０１）である。

又、第３図に於いて、Ｂ−ＣＬＫは基本クロックであり
、この基本クロックに同期してマイクロプログラム処理
動作が実行される。

ここで上記第１図乃至第３図を参照して上記実施例の動
作を説明する。

先ず、マイクロプログラム処理の実行に際し、スイッチ
１Ｇの操作でアイドルルーチンの長さ（初期値）が設定
される。

その後、マイクロプログラム処理の実行を開始すると、
マイクロプログラム開始時に“真”となる信号１１３に
より、スイッチ１６の操作で設定された初期値がカウン
タ１７にセットされる。

そして一連のマイクロプログラム実行中に、タイマ等に
よる定期的な割込みが発生して信号１０７が“真“にな
ると、フリップフロップ１８がセットされ、同フリップ
フロップ１８のセット側出力端子（Ｑ）の信号１０８が
“真“となる（第３図参照）。

その後、一つのソフトウェア命令の終了を示す、第３図
に示す（Ｃ）のマイクロ命令が実行されて、マイクロ命
令デコーダ１５の出力１０９が“真″になると、アンド
ゲート１９の出力１１０が“真゛となり、これに伴いフ
リップフロップ２１がセットされるとともに、オアゲー
ト２０の出力Ｕｔが“真″となる（第３図参照）。

このオアゲート２０の出力信号（１１１−’真＃）によ
り、マイクロプログラムシーケンサ１４のアドレス更新
動作が一時停止されるとともに、セレクタ１２の選択モ
ードが、マイクロプログラム格納メモリ１１のマイクロ
命令選択モードからＮＯＰコード１１５の選択モードに
切替えられ、更に、カウンタ１７がカウントイネーブル
状態になる。

これにより、フリップフロップ２１がセット状態にある
間、ハードウェア的に与えられるＮＯＰコード１１５が
セレクタ１２より選択されてマイクロ命令レジスタ１３
に貯えられた後、マイクロ命令デコーダ１５でデコード
され、ＮＯＰコード１１５による処理が実行される。

カウンタ１７はカウント動作を続行し、スイッチ１６よ
りロードした初期値に従う設定アイドルルーチンのカウ
ント動作を終了すると、カウント出力端子（ＣＡ）より
カウント終了信号（１０６−真”）を出力する。

これにより、カウンタ１７に再びスイッチ１Ｇの設定値
が初期値としてロードされるとともに、フリップフロッ
プ１８．２１が共にリセットされ、オアゲート２０の出
力が“真０から“偽”に替わる。この信号変化（１１■
−“真”−“為”）に伴い、−時停止されていたマイク
ロプログラムシーケンサ１４のアドレス更新動作が再開
されるとともに、セレクタ１２の選択モードが、ＮＯＰ
コード１１５の選択モードからマイクロプログラム格納
メモリ１１のマイクロ命令選択モードに切替えられて、
マイクロプログラム格納メモリ１１より、上記マイクロ
命令（Ｃ）に続く次のマイクロ命令（ｄ）が読出され、
マイクロプログラム格納メモリ１１に格納されたマイク
ロ命令処理の実行が再開される。

このように、外部スイッチ１６で設定された値に従い　
外部よりハードウェア的に与えられるＮＯＰコード＋１
５の処理を実行する、マイクロプログラム実行速度制御
方式を実現したことにより、単一のハードウェア構成に
て、複数種のマイクロプログラム実行速度をもった装置
を実現する際に、その速度の種類と同数種のステップ数
の異なるアイドルルーチンをもったマイクロプログラム
を必要とせず、只一種のマイクロプログラムのみにて複
数種のマイクロプログラム処理速度をもつ装置が実現で
きる。

［発明の効果］ 以上詳記したように本発明のマイクロプログラム実行速
度制御方式によれば、マイクロプログム格納メモリより
読出されたマイクロ命令コードと外部より与えられたＮ
ＯＰコードとを受けて、そのいずれか一方を選択するセ
レクタと、ＮＯＰコードによるアイドルルーチンの実行
期間を設定する手段と、外部より与えられる定期的な割
込みとマイクロプログラム格納メモリより読出されたソ
フトウェア命令の終了を示すコードの実行出力とを受け
て上記マイクロプログラム格納メモリのアドレス更新を
停止し、上記セレクタをマイクロプログラム格納メモリ
より読出されたコードの選択モードから外部より与えら
れたＮＯＰコードの選択モードへ切替える論理回路と、
上記セレクタで選択されたＮＯＰコードによる命令実行
期間が上記設定されたアイドルルーチンの実行期間に達
したことを検出する手段と、この手段で上記アイドルル
ーチンの実行終了を検出したとき上記セレクタをＮＯＰ
コードの選択モードからマイクロプログラム格納メモリ
より読出されたマイクロ命令フードの選択モードへ切替
え、上記マイクロプログラム格納メモリのアドレス更新
を再開する論理回路とを礒え、外部のスイッチ設定情報
に従い、任意のマイクロプログラム実行速度を選択でき
る構成としたことにより、単一のハードウェア構成にて
複数種のマイクロプログラム実行速度をもった装置を実
現する際に、その速度の種類と同数種のステップ数の異
なるアイドルルーチンをもったマイクロプログラムを必
要とせず、只一種のマイクロプログラムのみにて複数種
のマイクロプログラム処理速度をもつ装置を実現できる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図及
び第３図はそれぞれ上記実施例の動作を説明するための
もので、第２図はマイクロプログラムステップを例示し
たフローチャート、第３図は第２図に示すマイクロプロ
グラムを実行したとき定期的な割込みが発生した際の各
部の状態を示すタイムチャートである。第４図は従来の
マイクロプログラム制御回路の構成を示すブロック図、
第５図は従来のマイクロプログラム実行速度制御処理フ
ローを示すフローチャートである。 １１・・・マイクロプログラム格納メモリ（ＣＳ）、１
２・・・セレクタ、１３・・・マイクロ命令レジスタ（
ＭＩＲ）、＋４・・・マイクロプログラムシーケンサ（
Ｓ　Ｑ）　、１５−フィクロ命令デコーダ（ＤＥＣ）、
１Ｂ−スイッチ（ＳＷ）　、１７−カ’）ン９　（ＣＴ
Ｒ）、１８、２１・・・フリップフロップ、１９・・・
アンドゲート、２０、２２・・・オアゲート、１１５・
・・ＮＯＰコード。 出願人代理人　弁理士　鈴江武彦 第 図 第 図

Claims (1)

【特許請求の範囲】
1. マイクロプログラム格納メモリより読出されたマイクロ
   命令コードと外部より与えられたＮＯＰコードとを受け
   て、そのいずれか一方を選択するセレクタと、ＮＯＰコ
   ードによるアイドルルーチンの実行期間を設定する手段
   と、外部より与えられる定期的な割込みとマイクロプロ
   グラム格納メモリより読出されたソフトウェア命令の終
   了を示すコードの実行出力とを受けて上記マイクロプロ
   グラム格納メモリのアドレス更新を停止し、上記セレク
   タをマイクロプログラム格納メモリより読出されたコー
   ドの選択モードから外部より与えられたＮＯＰコードの
   選択モードへ切替える論理回路と、上記セレクタで選択
   されたＮＯＰコードによる命令実行期間が上記設定され
   たアイドルルーチンの実行期間に達したことを検出する
   手段と、この手段で上記アイドルルーチンの実行終了を
   検出したとき上記セレクタをＮＯＰコードの選択モード
   からマイクロプログラム格納メモリより読出されたマイ
   クロ命令コードの選択モードへ切替え、上記マイクロプ
   ログラム格納メモリのアドレス更新を再開する論理回路
   とを具備してなることを特徴とするマイクロプログラム
   実行速度制御方式。