JPS61275941A - トレ−ス制御方式 - Google Patents
トレ−ス制御方式Info
- Publication number
- JPS61275941A JPS61275941A JP60116694A JP11669485A JPS61275941A JP S61275941 A JPS61275941 A JP S61275941A JP 60116694 A JP60116694 A JP 60116694A JP 11669485 A JP11669485 A JP 11669485A JP S61275941 A JPS61275941 A JP S61275941A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- processing unit
- central processing
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラムによる中央処理装置のト
レース制御方式に関する。
レース制御方式に関する。
、〔従来の技術及び発明が解決しようとする問題点〕従
来、この種のトレース制御方式においては。
来、この種のトレース制御方式においては。
中央処理装置が実行中のマイクロプログラムのアドレス
カドレース用マイクロプログラムアドレスとして予め設
定しておいたマイクロプログラムのアドレスと一致する
と、中央処理装置は、トレース制御開始のため、マイク
ロプログラムの実行を停止する。しかし、停止アドレス
は一つしかなく。
カドレース用マイクロプログラムアドレスとして予め設
定しておいたマイクロプログラムのアドレスと一致する
と、中央処理装置は、トレース制御開始のため、マイク
ロプログラムの実行を停止する。しかし、停止アドレス
は一つしかなく。
またサービスプロセッサーとの通信制御により中央処理
装置のログアウトを行なっていない。このように、従来
のトレース制御方式では、マイクロプログラムのデパグ
と障害調査は、マイクロプログラムに対して三箇所以上
のトレースポイントを設定することができない。
装置のログアウトを行なっていない。このように、従来
のトレース制御方式では、マイクロプログラムのデパグ
と障害調査は、マイクロプログラムに対して三箇所以上
のトレースポイントを設定することができない。
本発明の目的は、トレース用マイクロプログラムアドレ
スを複数格納することのできる記憶回路を、中央処理装
置内に設け、該トレース用マイクロプログラムアドレス
と実行中のマイクロプログラムのアドレスとの一致によ
るログアウトデータは、サービスプロセッサーのフロッ
ピーにロードすることによって上記欠点を解決し、複数
のマイクロプログラムのアドレスにおいて中央処理装置
のログアウトを可能にしたトレース制御方式を提供する
ことにある。
スを複数格納することのできる記憶回路を、中央処理装
置内に設け、該トレース用マイクロプログラムアドレス
と実行中のマイクロプログラムのアドレスとの一致によ
るログアウトデータは、サービスプロセッサーのフロッ
ピーにロードすることによって上記欠点を解決し、複数
のマイクロプログラムのアドレスにおいて中央処理装置
のログアウトを可能にしたトレース制御方式を提供する
ことにある。
本発明によればサービスプロセッサーと中央処理装置と
を備え、該中央処理装置は、前記サービスプロセッサー
から複数のトレース用マイクロプログラムアドレスを書
込むことのできる記憶回路と、該記憶回路のアドレス用
レジスタと、該アドレス用レジスタの指す前記記憶回路
の出力（トレース用マイクロプログラムアドレス）と、
実行中のマイクロプログラムのアドレスとの一致を検出
することによってセットされるフリップフロップとを備
え、前記中央処理装置は、該フリップフロップがセット
されたことによってマイクロプログラムの実行を停止す
る制御と、前記サービスプロセッサーにログアウトを要
求する制御とを行ない。
を備え、該中央処理装置は、前記サービスプロセッサー
から複数のトレース用マイクロプログラムアドレスを書
込むことのできる記憶回路と、該記憶回路のアドレス用
レジスタと、該アドレス用レジスタの指す前記記憶回路
の出力（トレース用マイクロプログラムアドレス）と、
実行中のマイクロプログラムのアドレスとの一致を検出
することによってセットされるフリップフロップとを備
え、前記中央処理装置は、該フリップフロップがセット
されたことによってマイクロプログラムの実行を停止す
る制御と、前記サービスプロセッサーにログアウトを要
求する制御とを行ない。
前記サービスプロセッサーは、該ログアウト要求に応答
して前記中央処理装置のログアウトを行なう制御と、該
ログアウト制御が終了した後、前記記憶回路の出力が次
のトレース用マイクロプログラムアドレスになるように
前記アドレス用レジスタの内容を更新する制御と、該更
新制御の後、前記７リツプフロツデをリセットし前記中
央処理装置にマイクロプログラムの実行を再開させる制
御とを行ない、マイクロプログラムの複数箇所において
前記中央処理装置のログアウトを可能としたことを特徴
とするトレース制御方式が得られる。
して前記中央処理装置のログアウトを行なう制御と、該
ログアウト制御が終了した後、前記記憶回路の出力が次
のトレース用マイクロプログラムアドレスになるように
前記アドレス用レジスタの内容を更新する制御と、該更
新制御の後、前記７リツプフロツデをリセットし前記中
央処理装置にマイクロプログラムの実行を再開させる制
御とを行ない、マイクロプログラムの複数箇所において
前記中央処理装置のログアウトを可能としたことを特徴
とするトレース制御方式が得られる。
次に本発明の実施例について図面を参照にして説明する
。
。
第１図を参照すると２本発明の一実施例によるトレース
制御方式は、サービスプロセッサー（以下ｓｖｐと略称
する）１と、中央処理装置（以下ＣＰＵと略称する）２
とを備えてい゛る。ＣＰＵ ２は。
制御方式は、サービスプロセッサー（以下ｓｖｐと略称
する）１と、中央処理装置（以下ＣＰＵと略称する）２
とを備えてい゛る。ＣＰＵ ２は。
サービスプロセッサー１かう複数のトレース用マイクロ
プログラムアドレスを書込むことができる記憶回路１２
を有している。最初にＳＶＰ １から記憶回路１２に対
して複数のトレース用マイクロプログラムアドレスを通
信データ線１１０を通して書込む。この時、複数のトレ
ース用マイクロプログラムアドレスは、記憶回路１２に
Ｏ番地から順に書込まれる。そして、該記憶回路１２の
初期アドレス″″０”をアドレス用レジスタ１１に通信
制御線１１１によって書込んでおく。
プログラムアドレスを書込むことができる記憶回路１２
を有している。最初にＳＶＰ １から記憶回路１２に対
して複数のトレース用マイクロプログラムアドレスを通
信データ線１１０を通して書込む。この時、複数のトレ
ース用マイクロプログラムアドレスは、記憶回路１２に
Ｏ番地から順に書込まれる。そして、該記憶回路１２の
初期アドレス″″０”をアドレス用レジスタ１１に通信
制御線１１１によって書込んでおく。
ＣＰＵ ２をスタートさせることによって、マイクロプ
ログラムのアドレスレジスタ１０のアドレスデータ１１
２は、常時、前記アドレス用レジスタ１１の出力信号１
１３によって示された記憶回路１２の出力データ１１４
と、アドレスデータの一致検出回路１３によってアトレ
スデ〒りの一致が検出される。該アドレスデータの一致
信号１１５はＲ−Ｓフリッゾ７０ツブ１４をセットする
。該Ｒ−Ｓフリップフロッゾ１４の負論理出力１１６は
セット信号１１７を論理積回路１５によって抑止する。
ログラムのアドレスレジスタ１０のアドレスデータ１１
２は、常時、前記アドレス用レジスタ１１の出力信号１
１３によって示された記憶回路１２の出力データ１１４
と、アドレスデータの一致検出回路１３によってアトレ
スデ〒りの一致が検出される。該アドレスデータの一致
信号１１５はＲ−Ｓフリッゾ７０ツブ１４をセットする
。該Ｒ−Ｓフリップフロッゾ１４の負論理出力１１６は
セット信号１１７を論理積回路１５によって抑止する。
その結果該セット信号１１７は該アドレスレジスタ１０
のセット信号１１８として伝えられなくなシ、該アドレ
スレジスタ１０は更新されなくなる。従って、マイクロ
プログラムは停止する。
のセット信号１１８として伝えられなくなシ、該アドレ
スレジスタ１０は更新されなくなる。従って、マイクロ
プログラムは停止する。
また、それと同時に該Ｒ−Ｓフリップフロッゾ１４の正
論理出力は２通信制御信号として通信制御信号線１１９
に出力される。ＳＶＰ １は、該通信制御線１１９を介
して通信制御信号を受けると。
論理出力は２通信制御信号として通信制御信号線１１９
に出力される。ＳＶＰ １は、該通信制御線１１９を介
して通信制御信号を受けると。
ＣＰＵ ２が現マイクロプログラムアドレスがトレース
用マイクロプログラムアドレスになったことを知る。Ｃ
ＰＵ ２の状態を知るために、 ＳＶＰ １はスキャン
ノぐス１２０によってログアウトする。ＳＶＰ １はロ
グアウトデータをトラブルシュートのために通信データ
線１２１を通してフロッピーディスク１６に格納する。
用マイクロプログラムアドレスになったことを知る。Ｃ
ＰＵ ２の状態を知るために、 ＳＶＰ １はスキャン
ノぐス１２０によってログアウトする。ＳＶＰ １はロ
グアウトデータをトラブルシュートのために通信データ
線１２１を通してフロッピーディスク１６に格納する。
次にＳＶＰ １は前記アドレス用レジスタ１１がカウン
トアップノぐス１２２によってカウントアツプするよう
に通信制御線１１１に信号を送る。従って、カウントア
ツプされた前記アドレスレジスタ１１の出力１１３によ
って示される前記記憶回路１２の出力データ１１４が９
次のトレース用マイクロゾログラ文アドレスになる。
トアップノぐス１２２によってカウントアツプするよう
に通信制御線１１１に信号を送る。従って、カウントア
ツプされた前記アドレスレジスタ１１の出力１１３によ
って示される前記記憶回路１２の出力データ１１４が９
次のトレース用マイクロゾログラ文アドレスになる。
最後に、 ＳＶＰ １はＣＰＵ ２を現マイクロプログ
ラムアドレスからスタートさせるために９通信制御信号
を通信制御信号線１２３に送出し、前記Ｒ−Ｓフリップ
フロッゾ１４をリセットする。前記Ｒ−Ｓフリッグフロ
ッ７’１４の負論理出力信号１１６は＠１“となシ、前
記セット信号１１７は前記論理積回路１５の出力端で前
記アドレスレジスタ１０のセット信号１１８となってマ
イクロプログラムによって動作が再開される。
ラムアドレスからスタートさせるために９通信制御信号
を通信制御信号線１２３に送出し、前記Ｒ−Ｓフリップ
フロッゾ１４をリセットする。前記Ｒ−Ｓフリッグフロ
ッ７’１４の負論理出力信号１１６は＠１“となシ、前
記セット信号１１７は前記論理積回路１５の出力端で前
記アドレスレジスタ１０のセット信号１１８となってマ
イクロプログラムによって動作が再開される。
このように、前記記憶回路１２にセットされた複数のト
レース用マイクロプログラムアドレスと現マイクロプロ
グラムアドレスとの一致が検出される時点のＣＰＵ ２
のログアウト情報がフロッピーディスク１６に採集され
る。
レース用マイクロプログラムアドレスと現マイクロプロ
グラムアドレスとの一致が検出される時点のＣＰＵ ２
のログアウト情報がフロッピーディスク１６に採集され
る。
本発明には以上説明したように、複数のトレース用マイ
クロプログラムアドレスを書込むことのできる記憶回路
を中央処理装置内に設け、該トレース用マイクロプログ
ラムアドレスにマイクロプログラムのアドレスが一致し
た時点で、中央処理装置がサービスプロセッサと通信制
御を行なうように構成することによシ、複数のトレース
用マイクロプログラムアドレスにおいて中央処理装置の
ログアウトができるという効果がある。
クロプログラムアドレスを書込むことのできる記憶回路
を中央処理装置内に設け、該トレース用マイクロプログ
ラムアドレスにマイクロプログラムのアドレスが一致し
た時点で、中央処理装置がサービスプロセッサと通信制
御を行なうように構成することによシ、複数のトレース
用マイクロプログラムアドレスにおいて中央処理装置の
ログアウトができるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
ｌ・・・サービスプロセッサ、２・・・中央処理装置。
１０・・・マイクロプログラムアドレスレジスタ。
１１・・・アドレス用レジスタ、１２・・・記憶回路。
１３・・・一致検出回路、１４・・・Ｒ−Ｓフリップフ
ロップ、１５・・・論理積回路、１６・・・フロッピー
ディスク。
ロップ、１５・・・論理積回路、１６・・・フロッピー
ディスク。
Claims (1)
- １、サービスプロセッサーと中央処理装置とを備え、該
中央処理装置は、前記サービスプロセッサーから複数の
トレース用マイクロプログラムアドレスを書込むことの
できる記憶回路と、該記憶回路のアドレス用レジスタと
、該アドレス用レジスタの指す前記記憶回路の出力と、
実行中のマイクロプログラムのアドレスとの一致を検出
することによってセットされるフリップフロップとを備
え、前記中央処理装置は、該フリップフロップがセット
されたことによってマイクロプログラムの実行を停止す
る制御と、前記サービスプロセッサーにログアウトを要
求する制御とを行ない、前記サービスプロセッサーは、
該ログアウト要求に応答して前記中央処理装置のログア
ウトを行なう制御と、該ログアウト制御が終了した後、
前記記憶回路の出力が次のトレース用マイクロプログラ
ムアドレスになるように前記アドレス用レジスタの内容
を更新する制御と、該更新制御の後、前記フリップフロ
ップをリセットし前記中央処理装置にマイクロプログラ
ムの実行を再開させる制御とを行ない、マイクロプログ
ラムの複数箇所において前記中央処理装置のログアウト
を可能としたことを特徴とするトレース制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116694A JPS61275941A (ja) | 1985-05-31 | 1985-05-31 | トレ−ス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116694A JPS61275941A (ja) | 1985-05-31 | 1985-05-31 | トレ−ス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61275941A true JPS61275941A (ja) | 1986-12-06 |
Family
ID=14693539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60116694A Pending JPS61275941A (ja) | 1985-05-31 | 1985-05-31 | トレ−ス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61275941A (ja) |
-
1985
- 1985-05-31 JP JP60116694A patent/JPS61275941A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPS6020251A (ja) | ジヤンプ命令トレ−ス方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS6142301B2 (ja) | ||
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS6224334A (ja) | スタツク回路 | |
| JPS58181158A (ja) | 状態履歴記憶装置 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS61151746A (ja) | デ−タエラ−の処理方法 | |
| JPS58134349A (ja) | 状態履歴記憶装置 | |
| JPS5935257A (ja) | 状態履歴記憶装置 | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPS6073768A (ja) | 入出力制御装置の命令変更方式 | |
| JPH04182839A (ja) | マイクロプログラムのデバッグ方式 | |
| JPH01114947A (ja) | データ処理装置のトレース方式 | |
| JPS6314371A (ja) | デイスク装置制御方式 | |
| JPH0573437A (ja) | メモリパリテイ回路 | |
| JPS62296256A (ja) | 周辺制御装置 | |
| JPS61160146A (ja) | アドレス・スタツク・ポインタ装置の制御方式 | |
| JPH02294756A (ja) | 基板および基板交換方法 |