JPH0324640A - 情報処理装置のデバッグ方式 - Google Patents
情報処理装置のデバッグ方式Info
- Publication number
- JPH0324640A JPH0324640A JP1159269A JP15926989A JPH0324640A JP H0324640 A JPH0324640 A JP H0324640A JP 1159269 A JP1159269 A JP 1159269A JP 15926989 A JP15926989 A JP 15926989A JP H0324640 A JPH0324640 A JP H0324640A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- data
- address
- trace
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置のデバッグ方式に関し、特に中央
処理装置での障害発生時における障害原因の角ｑ析に用
いられるトレースデータの格納方法に関する。
処理装置での障害発生時における障害原因の角ｑ析に用
いられるトレースデータの格納方法に関する。
従来技術
従来、情報処理装置においては、中央処理装置に障害が
発生したときの障害原因解析用に専用のトレースメモリ
が設置され、該トレースメモリに中央処理装置の動作履
歴が毎クロツク記憶されていた。
発生したときの障害原因解析用に専用のトレースメモリ
が設置され、該トレースメモリに中央処理装置の動作履
歴が毎クロツク記憶されていた。
このような従来の情報処理装置では、中央処理装置の動
作履歴を毎クロック記憶させるために専用のトレースメ
モリが設けられていたので、ハードウェア量が増大する
という欠点がある。
作履歴を毎クロック記憶させるために専用のトレースメ
モリが設けられていたので、ハードウェア量が増大する
という欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、専用のトレースメモリを設けることなく
、中央処理装置での障害発生時における障害原因の解析
に必要なトレースデータを得ることができ、ハードウエ
ア量を削減することができる情報処理装置のデバッグ方
式の提供を目的とする。
されたもので、専用のトレースメモリを設けることなく
、中央処理装置での障害発生時における障害原因の解析
に必要なトレースデータを得ることができ、ハードウエ
ア量を削減することができる情報処理装置のデバッグ方
式の提供を目的とする。
発明の構戊
本発明による情報処理装置のデバッグ方式は、キャッシ
ュメモリを有する情報処理装置のデバッグ方式であって
、デバッグモード時に前記キャッシュメモリにアドレス
を供給するアドレス供給手段と、前記デバッグモード時
に中央処理装置と主記憶との間のデータ転送を前記キャ
ッシュメモリをバイパスして行わせるバイパス手段とを
設け、前記デバッグモード時に前記アドレス供給手段か
ら供給されるアドレスにより前記キャッシュメモリにト
レースデータを格納するようにしたことを特徴とする。
ュメモリを有する情報処理装置のデバッグ方式であって
、デバッグモード時に前記キャッシュメモリにアドレス
を供給するアドレス供給手段と、前記デバッグモード時
に中央処理装置と主記憶との間のデータ転送を前記キャ
ッシュメモリをバイパスして行わせるバイパス手段とを
設け、前記デバッグモード時に前記アドレス供給手段か
ら供給されるアドレスにより前記キャッシュメモリにト
レースデータを格納するようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、診断プロセッサ１−はデバッグモード
時にデバッグモードフリップフロツプ（以下デバッグモ
ードＦＦとする）２にデバッグモード信号１０２を送出
してデバッグモードＦＦ２をセットするとともに、アド
レスカウンタ６にアドレスカウンタリセット信号１０１
を送出する。
る。図において、診断プロセッサ１−はデバッグモード
時にデバッグモードフリップフロツプ（以下デバッグモ
ードＦＦとする）２にデバッグモード信号１０２を送出
してデバッグモードＦＦ２をセットするとともに、アド
レスカウンタ６にアドレスカウンタリセット信号１０１
を送出する。
セレクタ３ではデバッグモードＦＦ２からの出力信号【
０８に応じてトレース信号１０４と、図示せぬ主記憶か
らの主記憶リードデータ１０５と、中央処理装置５から
の主記憶ライトデータ１０Ｂとのうち一つが選択されて
おり、デバッグモードＦＦ２がセットされることにより
トレース信号１０４が選択される。
０８に応じてトレース信号１０４と、図示せぬ主記憶か
らの主記憶リードデータ１０５と、中央処理装置５から
の主記憶ライトデータ１０Ｂとのうち一つが選択されて
おり、デバッグモードＦＦ２がセットされることにより
トレース信号１０４が選択される。
また、セレクタ７ではデバッグモードＦＦ２からの出力
信号１０３に応じて中央処理装置５からのキャッシュメ
モリアドレス１０９とアドレスカウンタ６からのキャッ
シュメモリアドレスｌ０８とのうちどちらかが選択され
ており、デバッグモードＦＦ２がセットされることによ
りキャッシュメモリアドレス１０８が選択される。
信号１０３に応じて中央処理装置５からのキャッシュメ
モリアドレス１０９とアドレスカウンタ６からのキャッ
シュメモリアドレスｌ０８とのうちどちらかが選択され
ており、デバッグモードＦＦ２がセットされることによ
りキャッシュメモリアドレス１０８が選択される。
さらに、セレクタ８ではデバッグモードＦＦ２からの出
力信号１０３に応じて主記憶からの主記憶リードデータ
１０５とキャッシュメモリ４からのキャッシュメモリリ
ードデータ１０７とのうちどちらかが選択されており、
デバッグモードＦＦ２がセツトされることにより主記憶
リードデータ１０５が選択される。
力信号１０３に応じて主記憶からの主記憶リードデータ
１０５とキャッシュメモリ４からのキャッシュメモリリ
ードデータ１０７とのうちどちらかが選択されており、
デバッグモードＦＦ２がセツトされることにより主記憶
リードデータ１０５が選択される。
よって、キャッシュメモリ４ではセレクタ７で選択され
たキャッシュメモリアドレス１０８によって指定される
番地に、セレクタ３で選択されたトレースデータ１０４
が格納される。
たキャッシュメモリアドレス１０８によって指定される
番地に、セレクタ３で選択されたトレースデータ１０４
が格納される。
このとき、中央処理装置５において主記憶アクセスが発
生すると、主記憶から読出されてきた主記憶リードデー
タ１０５はセレクタ８を介して中央処理装置５に人力さ
れ、中央処理装置５から主記憶に書込まれる主記憶ライ
トデータｌ０Ｂはデータバスｌ００を介して主記憶に送
出される。
生すると、主記憶から読出されてきた主記憶リードデー
タ１０５はセレクタ８を介して中央処理装置５に人力さ
れ、中央処理装置５から主記憶に書込まれる主記憶ライ
トデータｌ０Ｂはデータバスｌ００を介して主記憶に送
出される。
すなわち、デバッグモードＦＦ２にデバッグモードがセ
ットされると、中央処理装ｉ１５はキャッシュメモリ４
を使用することができず、主記憶に対するアクセスはキ
ャッシュメモリ４をバイパスして行われることになる。
ットされると、中央処理装ｉ１５はキャッシュメモリ４
を使用することができず、主記憶に対するアクセスはキ
ャッシュメモリ４をバイパスして行われることになる。
アドレスカウンタ６はクロツク信号（図示せず）が入力
される毎にアドレスを更新し、このアドレスによって指
定されるキャッシュメモリ４の番地にトレース信号１０
４が順次格納されていく。
される毎にアドレスを更新し、このアドレスによって指
定されるキャッシュメモリ４の番地にトレース信号１０
４が順次格納されていく。
アドレスの更新によりアドレスカウンタ６の内容がキャ
ッシュメモリ４の最大アドレスを示すと、アドレスカウ
ンタ６は診断プロセッサ１にアドレスカウントアップ信
号１１０を送出する。
ッシュメモリ４の最大アドレスを示すと、アドレスカウ
ンタ６は診断プロセッサ１にアドレスカウントアップ信
号１１０を送出する。
診断プロセッサ１はアドレスカウンタ６からのアドレス
カウントアップ信号１１０を受信すると、中央処理装置
５に実行抑止指示信号１１１を出力してキャッシュメモ
リ４の内容の読出しを開始する。
カウントアップ信号１１０を受信すると、中央処理装置
５に実行抑止指示信号１１１を出力してキャッシュメモ
リ４の内容の読出しを開始する。
中央処理装置５ではこの実行抑止指示信号Ｉｌｔにより
命令の実行が停止され、ウェイト状態となる。
命令の実行が停止され、ウェイト状態となる。
診断プロセッサ１はキャッシュメモリ４からのキャッシ
ュメモリリードデータ１０７をすべて受取ると、アドレ
スカウンタ６にアドレスカウンタリセット信号１０１を
出力して、アドレスカウンタ６の内容をすべて“０”に
リセットし、中央処理装置５への実行抑止指示信号Ｕｔ
を解除してトレース動作を再開する。
ュメモリリードデータ１０７をすべて受取ると、アドレ
スカウンタ６にアドレスカウンタリセット信号１０１を
出力して、アドレスカウンタ６の内容をすべて“０”に
リセットし、中央処理装置５への実行抑止指示信号Ｕｔ
を解除してトレース動作を再開する。
このように、デバッグモード時に中央処理装置５と主記
憶との間のデータ転送をキャッシュメモリ４をバイパス
させて行わせるとともに、トレース信号１０４をアドレ
スカウンタ６からのキャッシュメモリアドレス１０８に
よりキャッシュメモリ４に格納するようにすることによ
って、中央処理装置５での障害発生時における障害原因
の解析に必要なトレース信号１０４を専用のトレースメ
モリを設けることなく得ることができる。
憶との間のデータ転送をキャッシュメモリ４をバイパス
させて行わせるとともに、トレース信号１０４をアドレ
スカウンタ６からのキャッシュメモリアドレス１０８に
よりキャッシュメモリ４に格納するようにすることによ
って、中央処理装置５での障害発生時における障害原因
の解析に必要なトレース信号１０４を専用のトレースメ
モリを設けることなく得ることができる。
また、専用のトレースメモリを設けなくともよいため、
ハードウエア量を削減することができる。
ハードウエア量を削減することができる。
発明の効果
以上説明したように本発明によれば、デバッグモード時
に中央処理装置と主記憶との間のデータ転送をキャッシ
ュメモリをバイパスして行わせるとともに、該キャッシ
ュメモリにトレースデータを格納するようにすることに
よって、専用のトレースメモリを設けることなく、中央
処理装置での障害発生時における障害原因の解析に必要
なトレースデータを得ることができ、ハードウエア量を
削減することができるという効果がある。
に中央処理装置と主記憶との間のデータ転送をキャッシ
ュメモリをバイパスして行わせるとともに、該キャッシ
ュメモリにトレースデータを格納するようにすることに
よって、専用のトレースメモリを設けることなく、中央
処理装置での障害発生時における障害原因の解析に必要
なトレースデータを得ることができ、ハードウエア量を
削減することができるという効果がある。
第１図は本発明の一実施例の構或を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・診断プロセッサ ２・・・・・・デバッグモード フリップフロップ ３，７．８・・・・・・セレクタ ４・・・・・・キャッシュメモリ ５・・・・・・中央処理装置 ６・・・・・・アドレスカウンタ
る。 主要部分の符号の説明 １・・・・・・診断プロセッサ ２・・・・・・デバッグモード フリップフロップ ３，７．８・・・・・・セレクタ ４・・・・・・キャッシュメモリ ５・・・・・・中央処理装置 ６・・・・・・アドレスカウンタ
Claims (1)
- （１）キャッシュメモリを有する情報処理装置のデバッ
グ方式であって、デバッグモード時に前記キャッシュメ
モリにアドレスを供給するアドレス供給手段と、前記デ
バッグモード時に中央処理装置と主記憶との間のデータ
転送を前記キャッシュメモリをバイパスして行わせるバ
イパス手段とを設け、前記デバッグモード時に前記アド
レス供給手段から供給されるアドレスにより前記キャッ
シュメモリにトレースデータを格納するようにしたこと
を特徴とするデバッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159269A JPH0324640A (ja) | 1989-06-21 | 1989-06-21 | 情報処理装置のデバッグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159269A JPH0324640A (ja) | 1989-06-21 | 1989-06-21 | 情報処理装置のデバッグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324640A true JPH0324640A (ja) | 1991-02-01 |
Family
ID=15690083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159269A Pending JPH0324640A (ja) | 1989-06-21 | 1989-06-21 | 情報処理装置のデバッグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324640A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507710B1 (en) | 1998-05-13 | 2003-01-14 | Fuji Photo Film Co., Ltd. | Data recording device and camera with data imaging device |
| US7670447B2 (en) | 2002-09-24 | 2010-03-02 | Dic Corporation | Method for applying adhesive to substrate, substrate, coating device, method for producing laminated object, and laminated object |
-
1989
- 1989-06-21 JP JP1159269A patent/JPH0324640A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507710B1 (en) | 1998-05-13 | 2003-01-14 | Fuji Photo Film Co., Ltd. | Data recording device and camera with data imaging device |
| US7670447B2 (en) | 2002-09-24 | 2010-03-02 | Dic Corporation | Method for applying adhesive to substrate, substrate, coating device, method for producing laminated object, and laminated object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5960658A (ja) | 論理機能を備えた半導体記憶装置 | |
| US5615348A (en) | Microprocessor having register bank architecture | |
| US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| EP0436211A2 (en) | Method and apparatus for observing internal memory-mapped registers | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPS63307543A (ja) | デバッグ装置 | |
| JPH0212440A (ja) | Ｆｉｆｏ型キャッシュメモリ付メインメモリ装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
| JPH05257831A (ja) | 入出力処理装置 | |
| JPH10240569A (ja) | 計算機のトレース装置 | |
| JPS62103739A (ja) | 実行アドレストレ−ス回路 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS61190636A (ja) | トレ−ス機能を有する情報処理装置 | |
| JPS62272164A (ja) | 半導体メモリ試験装置 | |
| JPS58125154A (ja) | 状態履歴記憶方式 |