JPS61277223A - 半導体モジユ−ル - Google Patents
半導体モジユ−ルInfo
- Publication number
- JPS61277223A JPS61277223A JP60118908A JP11890885A JPS61277223A JP S61277223 A JPS61277223 A JP S61277223A JP 60118908 A JP60118908 A JP 60118908A JP 11890885 A JP11890885 A JP 11890885A JP S61277223 A JPS61277223 A JP S61277223A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching elements
- switching element
- turning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体上ジュール、特に、無停電定電圧定周
波電源(CVCF)に用いられるインバータ装置の構成
要素としてのスイッチング素子を有する半導体モジュー
ルに関するものである。
波電源(CVCF)に用いられるインバータ装置の構成
要素としてのスイッチング素子を有する半導体モジュー
ルに関するものである。
第4図は、インバータ装置の一相分における、従来の半
導体モジュールとそのスイッチング指令を与える回路の
ブロック図であり、図において、1はPWM制御回路、
5は上下短絡防止回路、3a、3bはドライブ回路、6
は直列接続したトランジスタ又はGTO等の2つの自己
消弧型スイッチング素子(Q7.Q8)を白鷺する半導
体モジュールである。
導体モジュールとそのスイッチング指令を与える回路の
ブロック図であり、図において、1はPWM制御回路、
5は上下短絡防止回路、3a、3bはドライブ回路、6
は直列接続したトランジスタ又はGTO等の2つの自己
消弧型スイッチング素子(Q7.Q8)を白鷺する半導
体モジュールである。
第5図は第4図に示す各ブロックの入出力信号を示すタ
イミングチャートであり、信号2人はPWM制御回路1
の出力信号、信号2Bは正側のスイッチング素子Q7&
C,ON、OFFの軸令を正側のドライブ回路3aより
与えるドライブ信号、信号2Cは負側のスイッチング素
子Q8&CON。
イミングチャートであり、信号2人はPWM制御回路1
の出力信号、信号2Bは正側のスイッチング素子Q7&
C,ON、OFFの軸令を正側のドライブ回路3aより
与えるドライブ信号、信号2Cは負側のスイッチング素
子Q8&CON。
OFFの指令を負側のドライブ回路3bより与えるドラ
イブ信号、信号2Dは半導体モジュール6の出力信号で
ある。
イブ信号、信号2Dは半導体モジュール6の出力信号で
ある。
次に動作について説明する。PWM制御回路1によって
、インバータを構成する各相のスイッチング素子Q7.
Q8のスイッチングタ・イミングが決定され、出力信号
2人として出力される。
、インバータを構成する各相のスイッチング素子Q7.
Q8のスイッチングタ・イミングが決定され、出力信号
2人として出力される。
この出力信号2人のHigh (以下、Hと略記する
)では、正側のスイッチング素子Q7はドライブ信号2
Bを受けてONL、負側のスイッチング素子Q8はドラ
イブ信号2Cが入力されないためOFFしている。反対
に、出力信号2人がLow(以下、Lと略記する)では
、正側のスイッチング素子Q7はドライブ信号2人が入
力されないため0FFL、負側のスイッチング素子Q8
はドライブ信号2Cを受けてONする。
)では、正側のスイッチング素子Q7はドライブ信号2
Bを受けてONL、負側のスイッチング素子Q8はドラ
イブ信号2Cが入力されないためOFFしている。反対
に、出力信号2人がLow(以下、Lと略記する)では
、正側のスイッチング素子Q7はドライブ信号2人が入
力されないため0FFL、負側のスイッチング素子Q8
はドライブ信号2Cを受けてONする。
しかるに、上記出力信号2人がHからり、または、Lか
らHに変わる時、すなわち、一方のスイッチング素子が
ONからOFFとなり、他方のスイッチング素子がOF
FからONとなる時、ドライブ信号2Bまたは2CのO
FF指令に対して、スイッチング素子Q7またはQ8の
実際の主回路電流のOFFは、キャリアの蓄積時間とタ
ーンオフ時間分遅れるため、スイッチング素子Q7.
Q8が同時にONするモードができる(この状態を上下
短絡と称する)。
らHに変わる時、すなわち、一方のスイッチング素子が
ONからOFFとなり、他方のスイッチング素子がOF
FからONとなる時、ドライブ信号2Bまたは2CのO
FF指令に対して、スイッチング素子Q7またはQ8の
実際の主回路電流のOFFは、キャリアの蓄積時間とタ
ーンオフ時間分遅れるため、スイッチング素子Q7.
Q8が同時にONするモードができる(この状態を上下
短絡と称する)。
この上下短絡を防止するために上下短絡防止回路5を設
け、予じめドライブ信号2Bまたは2Cに対して、スイ
ッチング素子Q7またはQ8がONするタイミングを遅
らせ、一定期間両者のスイッチング素子Q7.Q8に対
してOFF指令を与えるようKしていた。
け、予じめドライブ信号2Bまたは2Cに対して、スイ
ッチング素子Q7またはQ8がONするタイミングを遅
らせ、一定期間両者のスイッチング素子Q7.Q8に対
してOFF指令を与えるようKしていた。
ところが、高周波PWM制御の様に、1つのパルス巾が
短い場合、上記の上下短絡防止期間tとい5ON指令の
遅れ時間があると、半導体モジュールの出力信号2Dの
パルス巾が、PWM制御回路出力信号2人のパルス巾と
異なり、ある特定高周波を取除く理論通りの出力波形が
得られないという問題点があった。
短い場合、上記の上下短絡防止期間tとい5ON指令の
遅れ時間があると、半導体モジュールの出力信号2Dの
パルス巾が、PWM制御回路出力信号2人のパルス巾と
異なり、ある特定高周波を取除く理論通りの出力波形が
得られないという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、上下短絡防止期間を最小限に抑え、PWM
制御回路の出力信号に最も近いタイミングでスイッチン
グさせることができる半導体モジュールを得ることを目
的とする。
れたもので、上下短絡防止期間を最小限に抑え、PWM
制御回路の出力信号に最も近いタイミングでスイッチン
グさせることができる半導体モジュールを得ることを目
的とする。
この発明に係る半導体モジュールは、スイッチング素子
の通電電流の有無を検出する検出手段を設け、この検出
手段からの検出信号を用いて直列接続されたスイッチン
グ素子の上下短絡を防止するように構成したものである
。
の通電電流の有無を検出する検出手段を設け、この検出
手段からの検出信号を用いて直列接続されたスイッチン
グ素子の上下短絡を防止するように構成したものである
。
この発明における半導体モジュールは、スイッチング素
子の通電電流の有無を検出する検出手段からの検出信号
により該スイッチング素子の上下短絡が防止され、PW
M制御回路の出力信号に対しほとんど遅れのない同一の
スイッチング波形の出力信号を出力する。
子の通電電流の有無を検出する検出手段からの検出信号
により該スイッチング素子の上下短絡が防止され、PW
M制御回路の出力信号に対しほとんど遅れのない同一の
スイッチング波形の出力信号を出力する。
以下、この発明の一実施例を前記第4図と同一部分に同
一符号を付した第1図について説明する。
一符号を付した第1図について説明する。
第1図において、2a、2bはANI)回路、4は直列
に接続したスイッチング素子としてのトランジスタQl
、Q2と、この各トランジスタのエミッタ電流有無を検
出する検出手段としてのセンサQ3.Q4を有し、セン
サQ3の出力をAND回路2bの否定入力端子に、セン
サQ4の出力をAND回路2aの否定入力端子にそれぞ
れ供給する構成である。
に接続したスイッチング素子としてのトランジスタQl
、Q2と、この各トランジスタのエミッタ電流有無を検
出する検出手段としてのセンサQ3.Q4を有し、セン
サQ3の出力をAND回路2bの否定入力端子に、セン
サQ4の出力をAND回路2aの否定入力端子にそれぞ
れ供給する構成である。
第2図は第1図に示す各ブロックの入出力信号を示すタ
イミングチャートであり、信号IAはPWM制御回路出
力信号、信号IBは正側のスイッチング素子Q1にON
、OFFの指令を正側のドライブ回路3aより与えるベ
ースドライブ信号、信号ICは負側のスイッチング素子
Q2にON。
イミングチャートであり、信号IAはPWM制御回路出
力信号、信号IBは正側のスイッチング素子Q1にON
、OFFの指令を正側のドライブ回路3aより与えるベ
ースドライブ信号、信号ICは負側のスイッチング素子
Q2にON。
OFFの指令を負側のドライブ回路3bより与えるベー
スドライブ信号、IFはトランジスタモジュールの出力
信号である。
スドライブ信号、IFはトランジスタモジュールの出力
信号である。
なお、第1図中、信号IDはスイッチング素子Q1のエ
ミッタ電流を検出して有無をロジック信号として出す検
出信号、信号IEはスイッチング素子Q2のエミッタ電
流を検出して有無をロジック信号として出す検出信号で
ある。この検出信号ID、IBは出力の力率によってか
わるため、固定したタイミングでは図示できないので、
第2図のタイミングチャートでは省略する。
ミッタ電流を検出して有無をロジック信号として出す検
出信号、信号IEはスイッチング素子Q2のエミッタ電
流を検出して有無をロジック信号として出す検出信号で
ある。この検出信号ID、IBは出力の力率によってか
わるため、固定したタイミングでは図示できないので、
第2図のタイミングチャートでは省略する。
次に動作について説明する。従来と同様に、PWM制御
回路1によりスイッチング素子であるトランジスタQl
、Q2のスイッチングタイミングが決定される。すなわ
ち、その出力信号IAがHでは、ドライブ信号IBでト
ランジスタQ1がON、Lではドライブ信号ICでトラ
ンジスタQ2がONとなる指令を与える。このとき、上
記トランジスタQl、Q2のエミッタ電流の有無なセン
サQ3.Q4で検出し、有の時はそのセンサQ3、Q4
の検出信号ID、IEがHレベル、無の時はLレベルに
なる。
回路1によりスイッチング素子であるトランジスタQl
、Q2のスイッチングタイミングが決定される。すなわ
ち、その出力信号IAがHでは、ドライブ信号IBでト
ランジスタQ1がON、Lではドライブ信号ICでトラ
ンジスタQ2がONとなる指令を与える。このとき、上
記トランジスタQl、Q2のエミッタ電流の有無なセン
サQ3.Q4で検出し、有の時はそのセンサQ3、Q4
の検出信号ID、IEがHレベル、無の時はLレベルに
なる。
いま、PWM制御回路1の出力信号IAがL→Hになっ
た時、トランジスタQ2のエミッタ電流が有であれば、
検出信号IEはHとなり、アンド回路2aの出力信号I
BはLレベルとなるため、トランジスタQ1はONしな
い。
た時、トランジスタQ2のエミッタ電流が有であれば、
検出信号IEはHとなり、アンド回路2aの出力信号I
BはLレベルとなるため、トランジスタQ1はONしな
い。
ところが、トランジスタQ2のエミッタ電流が無くなっ
た瞬間、上記検出信号IEはLとなるため、アンド回路
2aの出力信号はHレベルとなり、トランジスタQ1は
ドライブ回路3aからのドライブ信号を受けてONする
。
た瞬間、上記検出信号IEはLとなるため、アンド回路
2aの出力信号はHレベルとなり、トランジスタQ1は
ドライブ回路3aからのドライブ信号を受けてONする
。
反対に゛、PWM制御回路1の出力信号IAがH→Lに
なった時、トランジスタQ1のエミッタ電流が有であれ
ば、ドライブ回路3bからのドライブ信号ICはり、と
なるため、トランジスタQ2はONt、ないが、エミッ
タ電流が無となった瞬間、上記ドライブ信号ICがHと
なり、トランジスタQ2はONする。
なった時、トランジスタQ1のエミッタ電流が有であれ
ば、ドライブ回路3bからのドライブ信号ICはり、と
なるため、トランジスタQ2はONt、ないが、エミッ
タ電流が無となった瞬間、上記ドライブ信号ICがHと
なり、トランジスタQ2はONする。
従って、一方のスイッチング素子がONからOFFとな
り、他方のスイッチング素子がOFFからONとなる時
、両スイッチング素子のON、。
り、他方のスイッチング素子がOFFからONとなる時
、両スイッチング素子のON、。
OFF時間に遅れを生ずることがない。
なお、上記実施例ではエミッタ電流の有無を検出して出
力しているが、第3図はトランジスタモジュール内に直
接ペースドライブ信号をバイパスさせる回路Q5.Q6
を設け、このバイパス回路を導通させてスイッチング素
子Q 1 t Q 2を強制的に0FFL、外部でイン
ターロックを取らないようにした実施例である。
力しているが、第3図はトランジスタモジュール内に直
接ペースドライブ信号をバイパスさせる回路Q5.Q6
を設け、このバイパス回路を導通させてスイッチング素
子Q 1 t Q 2を強制的に0FFL、外部でイン
ターロックを取らないようにした実施例である。
また、上記第1図、第3図の実施例ではトランジスタモ
ジュールについて説明したが、スイッチング素子として
はGTOやMO8FE’r他の自己消己型素子であって
もよく、上記実施例と同様の効果を奏する。
ジュールについて説明したが、スイッチング素子として
はGTOやMO8FE’r他の自己消己型素子であって
もよく、上記実施例と同様の効果を奏する。
以上のように、この発明和よれば、スイッチング素子の
導通電流の有無を検出する検出回路を有し、この検出回
路の検出信号を用いて、半導体モジュール忙内蔵された
2つのスイッチング素子の相互短絡を防止するように構
成したので、回路が簡単になり、2つのトランジスタの
同時KONするモードを確実に防げる。その結果、スイ
ッチング素子のスイッチングパルス幅は制御指令値疋近
い波形が得られ、上記スイッチング素子により構成され
たインバータ装置の特性がよくなり、信頼性が向上する
効果がある。
導通電流の有無を検出する検出回路を有し、この検出回
路の検出信号を用いて、半導体モジュール忙内蔵された
2つのスイッチング素子の相互短絡を防止するように構
成したので、回路が簡単になり、2つのトランジスタの
同時KONするモードを確実に防げる。その結果、スイ
ッチング素子のスイッチングパルス幅は制御指令値疋近
い波形が得られ、上記スイッチング素子により構成され
たインバータ装置の特性がよくなり、信頼性が向上する
効果がある。
第1図はこの発明の一実施例圧よるインバータ装置の一
相分における半導体モジュールとスイッチング指令を与
える回路を示すブロック図、第2図は第1図に示すブロ
ックの入出力信号を示すタイムチャート、第3図はこの
発明の他の実施例を示すブロック図、第4図は従来のイ
ンバータ装置の一相分における半導体モジュールとスイ
ッチング指令を与える回路を示すブロック図、第5図は
第4図に示すブロックの入出力信号を示すタイムチャー
トである。 Ql、Q2はスイッチング素子(トランジスタ)、Q3
.Q4は検出手段(センサ)。 なお、図中、同一符号は同一、又は和尚部分を示す。
相分における半導体モジュールとスイッチング指令を与
える回路を示すブロック図、第2図は第1図に示すブロ
ックの入出力信号を示すタイムチャート、第3図はこの
発明の他の実施例を示すブロック図、第4図は従来のイ
ンバータ装置の一相分における半導体モジュールとスイ
ッチング指令を与える回路を示すブロック図、第5図は
第4図に示すブロックの入出力信号を示すタイムチャー
トである。 Ql、Q2はスイッチング素子(トランジスタ)、Q3
.Q4は検出手段(センサ)。 なお、図中、同一符号は同一、又は和尚部分を示す。
Claims (1)
- 直列に接続した2個のスイッチング素子を有する半導体
モジュールにおいて、上記各スイッチング素子の通電電
流を検出する検出手段を設け、この検出手段の検出信号
に基づいて、上記スイッチング素子の上下短絡を防止す
るように構成したことを特徴とする半導体モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118908A JPS61277223A (ja) | 1985-06-03 | 1985-06-03 | 半導体モジユ−ル |
| US07/124,337 US4796145A (en) | 1985-06-03 | 1987-11-18 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118908A JPS61277223A (ja) | 1985-06-03 | 1985-06-03 | 半導体モジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61277223A true JPS61277223A (ja) | 1986-12-08 |
Family
ID=14748143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118908A Pending JPS61277223A (ja) | 1985-06-03 | 1985-06-03 | 半導体モジユ−ル |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4796145A (ja) |
| JP (1) | JPS61277223A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316514A (ja) * | 1987-06-18 | 1988-12-23 | Fuji Electric Co Ltd | トランジスタスイッチング装置のタ−ンオンロック回路 |
| JP2002204581A (ja) * | 2001-01-09 | 2002-07-19 | Fuji Electric Co Ltd | 電力用半導体モジュール |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989127A (en) * | 1989-05-09 | 1991-01-29 | North American Philips Corporation | Driver for high voltage half-bridge circuits |
| US4965710A (en) * | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
| DE4016286A1 (de) * | 1990-05-21 | 1991-11-28 | Bosch Gmbh Robert | Verfahren zur impulsbreitenmodulation fuer einen umrichter |
| US5126651A (en) * | 1991-07-26 | 1992-06-30 | Motorola, Inc. | Gate drive circuit for a synchronous rectifier |
| IT1251205B (it) * | 1991-09-18 | 1995-05-04 | St Microelectronics Srl | Circuito a ponte ad h con protezione contro la conduzione incrociata durante l'inversione della corrente nel carico. |
| FR2693325B1 (fr) * | 1992-07-03 | 1994-08-26 | Montpellier Ii Universite | Procédé de commande d'interrupteurs, notamment d'interrupteurs bidirectionnels, dispositifs de commande pour la mise en Óoeuvre de ce procédé et convertisseur ainsi commandés. |
| US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| US5502632A (en) * | 1993-05-07 | 1996-03-26 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| US5666280A (en) * | 1993-05-07 | 1997-09-09 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode |
| US6147545A (en) * | 1994-03-08 | 2000-11-14 | Texas Instruments Incorporated | Bridge control circuit for eliminating shoot-through current |
| JP3459142B2 (ja) * | 1995-08-09 | 2003-10-20 | ソニー株式会社 | 駆動パルス出力制限回路 |
| DE19604341C2 (de) * | 1996-02-07 | 1998-07-02 | Fraunhofer Ges Forschung | Einrichtung zur Ansteuerung von Schaltelementen, insbesondere MOS-FETS in Brückenzweigpaaren |
| JP3161589B2 (ja) * | 1996-10-17 | 2001-04-25 | 富士電機株式会社 | 電力変換器のゲート駆動回路 |
| JP2001186771A (ja) * | 1999-10-15 | 2001-07-06 | Seiko Epson Corp | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 |
| JP2002027737A (ja) * | 2000-07-03 | 2002-01-25 | Fujitsu Ltd | Dc−dcコンバータ、dc−dcコンバータ用制御回路、監視回路、電子機器、およびdc−dcコンバータの監視方法 |
| IT1318856B1 (it) * | 2000-09-14 | 2003-09-10 | St Microelectronics Srl | Circuito di rilevamento del passaggio per lo zero della corrente. |
| JP2002330593A (ja) * | 2001-05-07 | 2002-11-15 | Toshiba Corp | 電力変換装置 |
| US6927988B2 (en) * | 2002-05-28 | 2005-08-09 | Ballard Power Systems Corporation | Method and apparatus for measuring fault diagnostics on insulated gate bipolar transistor converter circuits |
| US6958921B1 (en) * | 2004-10-20 | 2005-10-25 | Niko Semiconductor Co., Ltd | Push/pull-type control signal generating circuit and method thereof |
| US20080290841A1 (en) * | 2007-05-23 | 2008-11-27 | Richtek Technology Corporation | Charging Circuit for Bootstrap Capacitor and Integrated Driver Circuit Using Same |
| JP4620151B2 (ja) * | 2008-12-12 | 2011-01-26 | 東光株式会社 | 非接触電力伝送回路 |
| JP5382702B2 (ja) * | 2009-05-01 | 2014-01-08 | フリースケール セミコンダクター インコーポレイテッド | ドライバ回路 |
| US9166469B2 (en) | 2012-08-29 | 2015-10-20 | Eaton Corporation | System for optimizing switching dead-time and method of making same |
| US10491096B2 (en) * | 2017-08-22 | 2019-11-26 | General Electric Company | System and method for rapid current sensing and transistor timing control |
| US10535650B2 (en) | 2018-02-02 | 2020-01-14 | International Business Machines Corporation | High switching frequency, low loss and small form factor fully integrated power stage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110976U (ja) * | 1974-07-11 | 1976-01-27 | ||
| JPS5881332A (ja) * | 1981-11-11 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 双方向スイツチ回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3663944A (en) * | 1971-03-29 | 1972-05-16 | Nasa | Inverter oscillator with voltage feedback |
| JPS52107538A (en) * | 1976-02-03 | 1977-09-09 | Furuno Electric Co | Inverter circuits |
| US4150424A (en) * | 1978-04-04 | 1979-04-17 | International Telephone And Telegraph Corporation | Dynamic current balancing for power converters |
| US4311920A (en) * | 1979-05-02 | 1982-01-19 | Esb United States, Inc. | Emergency power source |
| US4371824A (en) * | 1979-07-05 | 1983-02-01 | Eaton Corporation | Base drive and overlap protection circuit |
| GB2108786B (en) * | 1981-11-05 | 1985-12-11 | Sanyo Electric Co | Induction heating apparatus |
| US4453193A (en) * | 1982-10-12 | 1984-06-05 | General Electric Company | Overcurrent protection for push-pull circuits |
| US4535399A (en) * | 1983-06-03 | 1985-08-13 | National Semiconductor Corporation | Regulated switched power circuit with resonant load |
| US4626952A (en) * | 1984-08-27 | 1986-12-02 | Mitsubishi Denki Kabushiki Kaisha | Protection apparatus for a transistor inverter |
-
1985
- 1985-06-03 JP JP60118908A patent/JPS61277223A/ja active Pending
-
1987
- 1987-11-18 US US07/124,337 patent/US4796145A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110976U (ja) * | 1974-07-11 | 1976-01-27 | ||
| JPS5881332A (ja) * | 1981-11-11 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 双方向スイツチ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316514A (ja) * | 1987-06-18 | 1988-12-23 | Fuji Electric Co Ltd | トランジスタスイッチング装置のタ−ンオンロック回路 |
| JP2002204581A (ja) * | 2001-01-09 | 2002-07-19 | Fuji Electric Co Ltd | 電力用半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US4796145A (en) | 1989-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796145A (en) | Semiconductor module | |
| US5566063A (en) | Electronic power converter circuit arrangement and method for driving same | |
| JPH1141078A (ja) | 半導体装置並びにpwmインバータのデッドタイム短縮方法及び装置 | |
| EP0288971A2 (en) | Monolithic integrated circuit device | |
| JP2002272162A (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
| US4633381A (en) | Inverter shoot-through protection circuit | |
| JP2000174599A (ja) | ブ―トストラップ・コンデンサを用いて高いデュ―ティ・サイクルを有する改善されたパルス幅変調器 | |
| US6208541B1 (en) | PWM inverter apparatus | |
| US5486994A (en) | Device for control of the oscillating circuit of a voltage inverter operating under quasi-resonance with pulse modulation regulation | |
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH10337046A (ja) | 電力変換装置 | |
| US4789818A (en) | DC voltage converter | |
| JPH07213062A (ja) | Pwmサイクロコンバータのゲート信号生成方法 | |
| JP3824189B2 (ja) | Pwmサイクロコンバータおよびその駆動方法 | |
| JP2000092822A (ja) | 半導体スイッチング素子の駆動電源回路 | |
| US4238695A (en) | Comparator circuit having high speed, high current switching capability | |
| KR0133530B1 (ko) | 구동회로 | |
| JP3572400B2 (ja) | 電流制御型素子用駆動装置 | |
| US7035118B2 (en) | Control means for a transistor switch circuit | |
| JPH06189555A (ja) | 3値レベルインバータ制御装置 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| JP2003299343A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JPS5914367A (ja) | インバ−タの並列装置 | |
| JP2003052166A (ja) | スイッチング電源回路 |