JPS61281382A - 文字位置情報作成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要〕 ２値化画素情報入力の各主走査ごとに文字画像を示す画
素状態の存在を検知する画素状態検知部と、文字画像の
存在する走査が連続する間は、２値化画素情報入力を論
理和格納する文字画像枠追録部と、文字画像の存在する
開始走査位置と、その走査数を記録する位置情報記憶部
とを備え、２値化画素情報入力を、画像メモリに格納す
ると同時に、文字位置情報を作成するようにしたもので
、文字切出しを高速化し、文字認識装置の処理速度を向
上する。

［産業上の利用分野］ 本発明は文字認識装置に係わり、さらに特定すれば、文
字画像領域を切り出す位置決め情報を高速に作成する文
字位置情報作成回路に関するものである。

［従来の技術］ 従来の文字認識装置においては、画像メモリに格納され
た画像情報に対して、読み取るべき帳票上の文字位置を
予め格納しであるフォーマット定義体より、文字位置を
推定し、実際の文字画像部分を１文字車位で切り出して
、認識を行っていた。

［発明が解決しようとする問題点］ 上記のような従来の方法では、切出しに関する位置計算
、ならびに文字画像の追跡を行うことによって、相当な
時間を要し、高速処理には限界があった。

本発明は、このような問題点を解消し、高速に文字位置
情報を作成する方式を提供しようとするものである。

［問題点を解決するための手段］ 第１図は本発明の文字位置情報作成回路の原理ブロック
図を示す。

第１図において、１は画素状態検知部であって、２値化
画素情報入力を調べ、各単位走査領域内に、文字画像を
示す画素状態の存在を検知する。

即ち、各１回の主走査の間に、文字画像を示す「黒」画
素が存在するか、または、１走査が全て「白」画素であ
るかを検知する。

２は文字画像枠追録部であって、画素状態検知部１によ
って「黒」画素の検知された走査が連続する間、２値化
画素情報入力を１走査周期前の格納２値化画素情報と論
理和をとり再格納することを繰り返す。

したがって、文字画像枠追録部には、その文字行内の各
文字の最大幅のデータが記録される。

３は位置情報記憶部であって、全て「白」画素の走査か
ら、「黒」画素の存在する走査に変って追録を開始した
「追録開始走査位置」と、「黒」画素の存在する走査の
連続する、「追録走査数」を記憶する。

上記の各部の動作は、公知の画像情報格納部４において
、スキャナの走査画像信号を量子化し、２値化し、前処
理して得られた２値化画素情報を、画像メモリに格納す
ると共通のタイミング制御回路５によってタイミング制
御され、画像メモリへの格納と同時に「文字枠追録情報
」、「追録開始走査位置」および「追録走査数」のデー
タが形成される。

［作用コ 上記に説明したように、本発明の文字位置情報作成回路
によって、２値化画素情報入力の画像メモリへの格納の
際に、同時に「文字枠追録情報」、「追録開始走査位置
」および「追録走査数」のデータが作成される。

第２図は、「文字枠追録情報」、「追録開始走査位置」
および「追録走査数」の各データの格納内容を示すもの
である。

第２図（ａ）は、画像メモリに格納されている２値化画
素情報を示すもので、読み取るべき２つの文字行があり
、主走査方向の大きさはｎビットである。

第２図（ｂ）は、格納された「文字枠追録情報」データ
を示し、それぞれ、ｉ行目とｉ＋１行目の各文字の最大
幅を黒データで示す。

第２図（ｃ）は、「追録開始走査位置」の格納データを
示すもので、文字行がそれぞれ、第ｍｌおよび第ｍ２走
査から開始していることを示す。

第２図（ｄ）は、格納された「追録走査数」データを示
すもので、それぞれ、ｍｌで開始した文字行の走査数が
１．であり、ｍ２で開始した文字行の走査数が１２であ
ることを示す。

したがって、「追録開始走査位置」および「追録走査数
」は、認識すべき文字行の外接枠位置を示し、「文字枠
追録情報」は、行内の各文字の外接枠位置を示すもので
あり、これらのデータから、直ちに各文字を１文字づつ
、その外接枠で切り出すことが可能となるものである。

このように本発明は、文字画像の存在する文字枠情報を
、きわめて高速に作成することができるものである。

［実施例］ 以下第３図及び第４図に示す実施例により、本発明をさ
らに具体的に説明する。

第３図は、本発明の実施例の回路図であり、第４図はそ
の動作を示すタイムチャートである。

第３図において、４は公知の画像情報格納部であって、
スキャナ（光電変換部）のＣＯＤから出力される画像走
査アナログ信号入力を、量子化回路４１により量子化し
て４ビツトのディジタル信号に変換し、これを２値化・
前処理回路４２で２値化して高周波成分除去等の前処理
を行い、シリアル・パラレル変換回路４３により、例え
ば８ビツトの並列データに変換し、メモリ制御回路４４
の制御により、画像メモリ４５に格納する。

格納された２値化画像データは、図示してない主制御部
の制御により認識処理に使用される。

１は、各単位走査領域内に文字画像を示す画素状態の存
在するか否かを検知する画素状態検知部であって、フリ
ップフロップ（ＦＦ■）１１、（ＦＦ■）１２およびＡ
ＮＤゲート　（Ａｌ）　１３、（Ａ２）　１４　、（Ａ
３）１５から成る。

フリップフロップ（ＦＦ■）１１は、そのＪ端子に２値
化画像信号が入力され、Ｋ端子に走査パルスが人力され
、したがって、Ｑ出力は各主走査ごとに最初の黒画素で
“１”となり、走査パルスによって“０“にリセットさ
れる信号となる。

フリップフロップ（ＦＦ■）１２は、そのＪ端子にＰＦ
■１１のＱ出力が入力され、Ｋ端子に後述のＡＮＤゲー
）　（Ａ２）　１４の出力が入力され、第４図のタイム
チャートに示すように、Ｑ出力は最初の黒画素で“１”
となり、１走査全てが白の走査パルスによって“Ｏ′に
リセットされる信号となる。

へＮＤゲート（ＡＩ）１３には、ＦＦ■１１のＱ出力と
、ＦＦ■１２のご出力とが入力され、第４図のタイムチ
ャートに示すように１走査全てが白の走査の後の最初の
黒画素でパルスを発生し、後述のレジスタ３１およびカ
ウンタ３４のプリセット信号となる。

ＡＮＤゲート（Ａ２）１４には、ＦＦ■１２のＱ出力と
、ＦＦ。

■１１のご出力が入力され、■走査全てが白の最初の走
査パルスにパルスを発生し、各文字位置情報メモリ２４
．３３．３６の書込みパルスとして使用する。

ＡＮＤゲート（Ａ３）　１５には、走査パルスとＦＰ■
１２のＱ出力が入力され、黒画素の存在する走査の続く
間、走査パルスを出力しくただし最初の走査を除く）、
カウンタ３４のカウント・パルスとして使用される。

２は、「黒」画素の検知された走査が連続する間、２値
化画素情報入力を論理和格納する文字画像枠追録部であ
って、シフトレジスタ２１、ＯＲゲート２２、メモリ制
御回路■２３、および文字枠追録メモリ２４から成る。

シフトレジスタ２１は、１主走査の量子化数であるｎビ
ットの長さを持ち、そのシフト入力には、２値化画像デ
ータとシフトレジスタ２１のシフト出力を、ＯＲゲート
２２で論理和した出力が入力され、書込みパルスによっ
てクリアされる。

したがって、２値化画像信号は黒画素の存在する走査の
間、１走査周期前の信号と論理和され、その終了時には
、“１”のビットは、行内の各文字の最大幅を示すこと
になる。

メモリ制御回路■２３は、書込みパルスによって、シフ
トレジスタ２１のデータを、文字枠追録メモリ２４に書
き込む。

文字枠追録メモリ２４に書き込むべきアドレスは、主制
御部から先頭アドレスが指定され、メモリ制御回路■に
おいて、書込みパルスの入力ごとに、＝　ｉ＋　、’＋
＝　＋ｉ°　　＋　ｉ＋２°　とカウント・アップする
よう制御される。

また、第４図のタイムチャートに示すように、バイト構
成メモリに対応させて、ｎビットを８ビット単位に分割
したｎ／８個のメモリ群の各々に対して、シフトレジス
タのデータを書き込む例を示している。

３は追録開始走査位置および追録走査数を記憶する位置
情報記憶部であって、レジスタ３１、メモリ制御回路■
３２、追録開始位置メモリ３３、ならびにカウンタ３４
、メモリ制御回路■３５、追録走査数メモリ３６より成
る。

レジスタ３１は、走査アドレスとＡＮＤゲート（Ａ２）
１４の出力とを入力し、１走査全て白の走査の後の最初
の黒画素で、そのときの走査アドレスをプリセントする
。これが、追録開始走査位置である。

メモリ制御回路■３２は、レジスタ３１の値を、書込み
パルスのタイミングで追録開始走査位置メモリ３３に書
き込む。

カウンタ３４は、ＡＮＤゲート（ＡＩ）１３の出力パル
スにより、カウント値“１゛をプリセットし、へＮＤゲ
ート（Ａ３）１５の出力で１つづつカウント・アップす
る。

ここで、カウント値°１゛をプリセットするのは、前述
のように、ＡＮＤゲート（Ａ３）　１５からは、黒画素
存在の最初の走査パルスは出力されないからであり、こ
れによってカウンタ３４のカウント値は追録走査数を示
すことになる。

メモリ制御回路■３５は、書込みパルスによって、カウ
ンタ３４の現在のカウント値を追録走査数メモリ３６に
書き込む。

追録開始走査位置メモリ３３および追録走査数メモリ３
６の書き込むべきアドレスは、主制御部より先頭アドレ
スが指定され、それぞれメモリ制？ＩＤｕ路■および■
において、書込みパルスの入力ごとに・　“ｉ’、　　
’ｉ＋ｌ°＊　　’　ｉ＋２°　とカウント・アップす
るよう制御される。

追録開始走査位置メモリ３３および追録走査数メモリ３
６の、データｍ１９ｍ２、および１２＋、Ｑ２と、アド
レスｉ、ｉ’＋１のタイミング状況は、第４図のタイム
チャートに示すとおりである。

［発明の効果コ 以上説明のように本発明によれば、２値化画素情報を画
像メモリに格納すると同時に、文字切出しのための文字
位置情報の作成が行われ、文字認識装置の処理を高速化
する効果は、きわめて大なるものがある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明による文字位置情報の格納内容を示す図
、 第３図は本発明の実施例の回路図、 第４図は本発明の実施例のタイムチャートである。 図面において、 １は画素状態検知部、　　２は文字画像枠追録部、３は
位置情報記憶部、　　４は画像情報格納部、５はタイミ
ング制御回路、 １１、１２はフリップフロップ、 １３、１４．１５はＡＮＤゲート、 ２１はシフトレジスタ、　　　　２２はＯＲゲート、２
３、３２．３５はメモリ制御回路、 ２４は文字枠追録メモリ、　　　３１はレジスタ、３３
は追録開始走査位置メモリ、３４はカウンタ、３６は追
録走査数メモリ、　　　４１は量子化回路、４２は２値
化・前処理回路、 ４３はシリアル・パラレル変換回路、 ４４はメモリ制御回路、　　　　４５は画像メモリ、を
それぞれ示す。 革　２　回

Claims (1)

1. 【特許請求の範囲】 ２値化処理および平滑化処理の施された２値化画素情報
   入力において、走査単位領域内に文字画像を示す画素状
   態の存在を検知する画素状態検知部（１）と、 文字画像を示す画素状態の存在する走査単位が連続する
   間は、前記２値化画素情報入力を論理和格納する文字画
   像枠追録部（２）と、 文字画像を示す画素状態の存在する走査単位の各連続の
   開始走査位置と、連続する走査数を記録する位置情報記
   憶部（３）とを備え、 画像情報格納部（４）において、前記２値化画素情報入
   力を画像メモリに格納する際、 同時に文字画像に外接する文字枠情報を作成するよう構
   成したことを特徴とする文字位置情報作成回路。