JPS6128149A - ビイジユアルメモリマツプ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はコンピュータのメモリの使用状況を視覚的に知
ることができるビイシュアルメモリマツプ装置に関する
。

（ロ）従来技術 従来、コンピュータのメモリの使用状況を把握するため
にメモリマツプが活用されるが、このメモリマツプはコ
ンピュータの使用者が記録紙等に遂次メモリの使用領域
を記入することで作成されている。つまり、メモリマツ
プの作成はあくまで人手に頼っており、コンピュータの
メモリの使用状況を直接・・−ドウエア的に知り得る装
置は未だ存在していない。

（ハ）発明が解決しようとする問題点 メモリマツプを人手で記入して作成する場合には追加変
更時に記入忘れや記入ミスを起しやすく実際のメモリ内
の使用状況と異なることがある。

このため、重複してメモリを使用したり、容量をはみ出
して使用するなど誤った使用かなされ、メモリの有効活
用が図れない。

本発明は従来のかかる問題点を解決し、命令か指定する
実アドレスのメモリの使用状況が確実に把握できるよう
にすることを目的とする。

に）問題点を解決するだめの手段 本発明は上述の目的を達成するため、コンピュータのプ
ログラム実行の際に同時にメモリマツプが作成されるよ
うにしたものである。すなわち、本発明のビイシュアル
メモリマツプ装置は、命令レジスタに格納される命令の
うちアドレス参照命令のみを抽出してこれを解読するア
ドレス参照命令抽出デコーダと、アドレスレジスタに格
納されるアドレスのうち一定単位桁のアドレスのみを抽
出するアドレス上位桁抽出回路と、このアドレス上位桁
抽出回路で抽出した抽出アドレス信号に基づき前記アド
レス参照命令抽出デコーダで抽出された抽出命令信号を
遂次ラッチするラッチ回路と、このラッチ回路でラッチ
された前記抽出命令信号を表示する表示器とを備えてい
る。

（ホ）実施例 以下、本発明を図面に示す一実施例に基づいて詳細に説
明する。

第１図はこの実施例のビイシュアルメモリマツプ装置の
ブロック図である。同図において符号１はビイシュアル
メモリマツプ装置を示し、２ばＣＰＵのメモリ、４はメ
モリ２から読み出されたデータのうち命令を一時格納す
る命令レジスタ、６はメモリ２から読み出されたデータ
のうちアトレースを一時格納するアドレスレジスタでア
ル。８は命苓レジスタ４に格納される命令のうちアドレ
ス参照命令のみを抽出してこれ−を解読するアドレス参
照命令抽出デコーダ、１０はアドレスレジスタ６に格納
されるアドレスのうち一定単位毎のアドレスのみを抽出
するアドレス上位桁抽出回路である。また１２は上記ア
ドレス上位桁抽出回路１０で抽出した抽出アドレスＳＡ
に基づきアドレス参照命令抽出デコーダ８で抽出された
抽出命令信号Ｓ１を遂次ラッチするラッチ回路であり、
このラッチ回路１２は、メモリ２の一定単位（たとえば
コ−ＫＢ）のアドレス領域ごとに対応して設けられたフ
リップフロップ群を備える。そしてフリップフロップ群
の内の各フリップフロップ１４に対して、第２図に示す
ように、第１アンド回路１６および抽出命令信号ｓ’ｒ
と抽出アドレス信号ＳＡとを共に入力する第２アント回
路１８が順次接続されている。

寸た２０はラッチ回路１２のフリップフロップ１４群で
順次ランチされた抽出命令信号Ｓ、を表示する表示器で
あり、この表示器２０はたとえば各フリップフロップ１
４に個別的に対応して設けられた発光素子群をマトリッ
クス配置して構成される。

このような構成において、コンピュータの命令読み出し
段階でメモリ２から順次読み出されるデータは、命令が
命令レンスタ４へ、アドレスがアドレスレジスタ６へそ
れぞれ一時的に格納される。

そして通常のコンピュータでは命令レジスタ４の内容が
テコーダ（図示省略）で解読されて命令実行段階での動
作指定となり、また、アドレスレジスタ６の内容はメモ
リ参照命令の場合、命令実行段階でのメモリアドレス指
定となる。

アドレス参照命令抽出デコーダ８は命令レジスタ４に遂
次格納される命令のうちプログラム実行のだめのアドレ
ス参照命令のみを抽出してこれを解読する。そして解読
したアドレス参照命令を抽出命令信号Ｓｌ’Ｊして次段
のラッチ回路１２へ送出する。また、アドレス上位桁抽
出回路１０はアドレスレジスタ６へ遂次格納されるアド
レスのうちから一定単位の桁、たとえばＩＫＢごとにア
ドレスを抽出する。そして、抽出したアドレスを抽出命
令信号ＳＩとアドレス上位桁抽出回路１０の抽出アドレ
ス信号ＳＡとはそれぞれラッチ回路１２の第２アンド回
路１８に入力される。第２アンド回路１８は両信号ＳＴ
、　ＳＡが入力されるときにのみ抽出命令信号Ｓｌを通
過させる。そして、第２アンド回路１４を通過した抽出
命令信号Ｓｌは１つの第］、アンド回路１６に加わる。

一方フリッププロップ１４群に対しては、予じめリセッ
ト信号５ＲＥＳＥＴ　　ｆ加え、セット側の出力端子Ｑ
の出力レベルをローレベルに設定しておく。そして所定
のプログラム実行前に第１アンド回路１６群にセット信
号５ＳＥＴを加え、この状態でプログラムを進行させる
。従って、第２アンド回路１８からの抽出命令信号Ｓｌ
が第１アンド回路１６に加わると、第１アンド回路１６
に加わると、第１アンド回路１６は抽出命令信号Ｓ■、
セット信号５ＳＥＴおよびフリップフロップ１４のセン
ト側の端子ｑ出力の同時入力により、抽出命令信号Ｅｌ
＋を通過させこれをフリップフロップ１４のセット側の
入力端子Ｓに加える。これにより、フリップフロップ１
４の出力端子Ｑのレベルｌｄ、ハイレベルにセットされ
る。一度フリップフロップ１４がセントされると、リセ
ット信号５ＲＥＳＥＴを入力しない限り反転することが
ない。このＳ■がアドレス上位桁抽出回路１０で抽出さ
れた抽・　　　出アドレス信号に基づいてフリップフロ
ップ１４群により順次ラッチされることになる。これを
フリップフロップ１４群のセット状態に着目すれば、た
とえばＩ　Ｋ　Ｂ　＋　２　Ｋ　Ｂの範囲内のアドレス
ならばＩＫＢに対応するフリップフロップ１４がセット
され、捷だ２ＫＢ〜３ＫＢの範囲内のアドレスならば２
ＫＢに対応するフリップフロップ１４がそれぞれセラ、
トされる。このことは、すなわち、ランチ回路１２が命
令が指定するアドレスのメモリマツプを一定単位で区切
って記憶していることに相当する。上記ランチ回路１２
のランチ出力は表示器２０の各発光素子に与えられる。

従って、第３図に示すように、メモリ２の使用領域に対
応する発光素子のみが点灯することになり、プログラム
実行終了と同時にメモリマツプが作成される。

なお、上記実施例の他ラッチ回路１２のラッチ出力を一
旦ＣＰＵに取り込み、その後ＣＲＴへメモリマツプを表
示するようにしてもよい。また、セット信号５ＳＥＴ、
　　リセット信号５ＲＥＳＥＴの入力はオート、マニュ
アルいずれも可能である。

（へ）効果 以上のように本発明によればコンピュータのプログラム
実行によりメモリマツプを作成できるので実際に使用さ
れるアドレス参照命令に関するメモリの使用状況を確実
に把握できる。従って、メモリの重複使用やメモリ容量
のはみ出しといった誤った使用が未然に防止でき、プロ
グラムの製作時やデパック時の効率を高めることができ
るという優れた効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図はビイシ
ュアルメモリマツプ装置のブロック図、第２図はラッチ
回路の一部を示す構成図、第３図はメモリマツプの表示
状態を示す説明図である。 １・・ビイシュアルメモリマツプ、２・・メモリ、上位
桁抽出回路、１２・ランチ回路、２ｏ・・表示器。 出　願　人　　株式会社島津製作所 代　理　人　弁理士岡田和秀

Claims (1)

【特許請求の範囲】
1. （１）命令レジスタに格納される命令のうちアドレス参
   照命令のみを抽出してこれを解読するアドレス参照命令
   抽出デコーダと、アドレスレジスタに格納されるアドレ
   スのうち一定単位桁のアドレスのみを抽出するアドレス
   上位桁抽出回路と、このアドレス上位桁抽出回路で抽出
   した抽出アドレス信号に基づき前記アドレス参照命令抽
   出デコーダで抽出された抽出命令信号を遂次ラッチする
   ラッチ回路と、このラッチ回路でラッチされた前記抽出
   命令信号を表示する表示器とを備えることを特徴とする
   ビイジュアルメモリマップ装置。