JPS6233396A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体記憶装置に関し、特に、電気的に書
換え可能な不揮発性メモリ（ＥＥＰＲＯＭ）に関する。

［従来の技術］ 上記のようなＥＥＰＲＯＭにおいては、メモリセルにデ
ータを書込むのに数ミリ秒ないし１０ミリ秒を要する。

このため、スタティックＲＡＭのように、１バイトごと
に書込みを行なうとすると、８にワード×８ビット構成
の６４にピットＥＥＰＲＯＭでは、全ビットを書込むの
に数１０秒ないし８０秒要することになる。

そのため、６４にビット以上の集積度を有するＥＥＰＲ
ＯＭでは、数バイトを一括して書込みを行なう、いわゆ
るページモード書込みという機能が標準的に備えられる
ように−なってきている。たとえば、１６バイトを１ペ
ージとして一度に書込みを行なえば、全ピッ上の書込み
に要する時間は１／１６となり、５秒以下で書込みが完
了することになる。

第２図はベージモード書込機能を備えたＥＥＰＲＯＭの
書込系のブロック図である。図において、メモリセルア
レイ１は、複数個の単位メモリセルが行方向および列方
向に沿ってマトリクス状に配列された構成となっている
。ａウアドレスバツファ２は、外部（たとえばＣＰｔＪ
）から与えられるロウアドレスを一時的に記憶するため
のものである。このＯウアドレスバッファ２の出力はロ
ウデコーダ３に与えられてデコードされた後メモリセル
アレイ１に与えられる。コラムアドレスバッファ４は外
部（たとえばＣＰＵ＞からのコラムアドレスを一時的に
記憶するためのものである。コラムアドレスバッファ４
の出力はコラムデコーダ５に与えられてデコードされた
後コラムラッチ６に与えられる。このコラムラッチ６に
は、データ入力バッファ７が接続される。データ人力バ
ッフ７７は外部（たとえばｃｐｖ＞かう与えられるデー
タ（メモリセルアレイ１に書込むべきデータ）を一時的
に記憶するためのものである。コラムラッチ６はデータ
人力バッフ？７に記憶されたデータをコラムデコーダ５
に。よって指定されるバイトに一時的に記憶するための
ものである。コラムラッチ６の出力はメモリセルアレイ
１に与えられる。

プログラムコントロール回路８はＥＥＰＲＯＭに含まれ
る各回路の動作を制御するためのものである。このプロ
グラムコントロール回路８には、この発明に興味ある信
号ピンとして、信号入力ピン９および１０と、信号出力
ピン１１とが接続される。信号入力ピン９には、外部（
たとえばｃｐｕ＞かうチップエネーブル信号ＣＥが入力
される。このチップエネーブル信号ＣＥはＥＥ’ＰＲＯ
Ｍを能動化するための信号である。信号入力ピン１０に
は、外部からライトエネーブル信号ＷＥが入力される。

このライトエネーブル信号ＷＥはＥＥＰＲＯＭの書込サ
イクルを制ｉするための信号である。

信号出力ピン１１からは、Ｒｅａｄｙ／　Ｂ　ｕｓｙ　
　（以下、Ｒ／８と略す）信号が出力される。このＲ／
Ｂ信号は、ＥＥＦＲＯＭの内部状態を示すための信号で
あり、たとえば外部のＣＰＵ　（図示せず）に与えられ
る。

第３図は第２図に示すＥＥＰＲＯＭの動作を説明するた
めのタイムチャー１・である。以下、この第３図を参照
して第２図に示すＥＥＰＲＯＭのベージモードの動作に
ついて簡単に説明する。ベージモード書込動作は、外部
書込サイクルと内部書込サイクルとの２つのサイクルか
らなる。最初の外部書込サイクルでは、デバイス（ＥＥ
ＰＲＯＭ）は外部から制御が可能であり、スタティック
ＲＯＮ４とほぼ同じようにデータを書込むことができる
。

しかしながら、このどき書込まれたデータは、実際にメ
モリセルに書込まれたわけではなく、各コラムごとに設
けられたコラムラッチ６に蓄えられただけである。この
とき、ベージアドレス、すなわちロウアドレスは一定に
しておかなければならない。

外部−書込サイクルが終了すると、デバイスは外部制御
系から切り離され、すなわち、外部制御信号を受付けな
くなり、コラムラッチ６に蓄えられたデータが実際にメ
モリセルアレイ１に書込まれる、内部書込サイクルが始
まる。このように、内部書込サイクルはデバイスの内部
で独立的に行なわれるため、外部のたとえばＣＰＵは内
部書込サイクルの開始・終了を何らかの方法で知る必要
がある。そのため、内部書込サイクルの開始・終了を知
らせる信号として、前述のＲ／Ｂ信号が用いられる。

ざらに詳しく説明すると、Ｒ／８信号がハイレベルのと
きに、チップエネーブル信号ＣＥとライトエネーブル信
号ＷＥがローレベルに立下がると、タイマ（プログラム
コントロール回路８に含まれる）が起動され、ベージモ
ード書込みの外部書込サイクルが始まる。この外部書込
サイクルの期間中、デツプエネーブル信号ＣＥとライト
エネーブル信号ＷＥの遅い方の立下がりで外部からのア
ドレスがロウアドレスバッフ１２およびコラムアドレス
バッファ４にラッチされ−る。また、外部からのデータ
がデータ人力バッフ？７にラッチされる。

そして、データ人力バッファ７にラッチされているデー
タが、チップエネーブル信号ＧＥとライトエネーブル信
号ＷＥの早い方の立上がりで、コラムアドレスに対応す
るコラムラッチ６にランチされる。上記タイマの出力が
ローレベルになると、Ｒ／Ｂ信号かローレベルどなり、
外部書込サイクルが終了し、内部書込サイクルが始まる
。

内部書込サイクルでは、ロウアドレスバッファ２にラッ
チされたロウアドレスがロウデコータ３によりデコード
され、１本のワード線が選択される。そのため、この選
択されたワード線につながるメモリセルアレイ１のバイ
トに、コラムラッチ６にラッチされたデータが書込まれ
る。

［発明が解決しようとする問題点］ 従来のＥ［：ＦＲＯＭは以上のように構成されているの
で、外部書込サイクルの終了の制御を外部から行なうこ
とができなかった。そのため、チップエネーブル信号Ｇ
Ｅ、ライトエネーブル信号ＷＥがローレベルの期間にＲ
／　Ｂ信号が立下がった場合、誤ったデータがコラムラ
ッチにラッチされるおそれがあった。

この発明は上記のような問題点を解消するためになされ
たもので、タイマを必要とせず、しかも誤書込み゛を防
止できるような半導体記憶装置を得ることを目的とする
。

［問題点を解決するための手段］ この発明に係る半導体記憶装置は、外部書込サイクルの
期間を外部からの期間制御信号によって制御するように
したものである。

［作用］ この発明においては、外部書込サイクルの期間が外部か
らの期間制御信号によって制御されるため、従来装置の
タイマが不要となり、それに起因する誤−込みが防止さ
れる。

［実施Ｉｌｉ！］ 第１図はこの発明の一実施例の動作を説明するためのタ
イムチャートである。なお、この実施例の概略的な構成
は第２図の従来例とほぼ同じであり、その詳細な説明を
省略する。但し、従来例で必要であった外部書込サイク
ルの制御のためのタイマはこの実施例では不要となる。

また、プログラムコントロール回路８は、以下に説明す
るような動作を行なうような回路構成とされる。以下、
第２図も参照しつつこの発明の一実施例について説明す
る。

この実施例の特徴は、第２図に示す信号出力ピン１１を
、外部書込サイクルのときに信号入力ピンとして用い、
外部（たとえばｃｐｕ＞からの信号によって外部書込サ
イクルの継続、終了を制御するようにしたことである。

すなわち、この実施例では、外部書込サイクルの期間が
外部からの信号によって制御される。

第１図において、信号出力ピン１１の出力がハイレベル
のときにライトエネーブル信号ＷＥを立下げると、プロ
グラムコントロール回路８は外部書込サイクルを開始す
る。この外部書込サイクルにおいて、ライトエネーブル
信号ＷＥがローレベルの期間、プログラムコントロール
回路８は信号出力ピン１１を信号入力ピンとして機能さ
せる。

すなわち、ライトエネーブル信号がローレベルの間、外
部から信号出力ピン１１にハイレベルを印加しておくと
、プログラムコントロール回路８は外部書込サイクルを
継続する。一方、外部から信号出力ピン１１にローレベ
ルを印加すると、プログラムコントロール回路８は外部
書込サイクルを終了し、内部書込サイクルに移行する。

外部書込サイクルの期間以外は、信号出力ピン１１は従
来例と同様にＲ／　Ｂ信号の信号出力ピンとして働き、
Ｒ／Ｂ信号がローレベルの間は内部書込サイクル中であ
ることを示す。

なお、上記実施例では、外部書込サイクルにおいてライ
トエネーブル信号Ｗ下がローレベルの期間、信号出力ピ
ン１１にハイレベルを印加すれば外部書込サイクルを継
続、ローレベルを印加すれば外部書込サイクルの終了と
いうふうに構成したが、逆にしても上記実施例と同様の
効果が奏されることはもちろんである。

［発明の効果］ 以上のように、この発明によれば、ページモード書込動
作の外部書込サイクルの終了を、外部からの信号によっ
て制御するように構成したので、従来のＥＥＰＲＯＭの
ように外部書込サイクルの期間の制御のためのタイマを
設ける必要がなく、これに起因しＣ生じる１！１１込み
を防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の動作を説明するためのタ
イムチャー１−である。第２図はベージモード書込機能
を備えた従来のＥＥＰＲＯＭの書込系のブロック図であ
る。第３図は第２図に示す従来例の動作を説明するため
のタイムチャートである。 図において、１はメモリセルアレイ、２はロウアドレス
バッファ、３はロウデコーダ、４はコラムアドレスバッ
ファ、５はコラムデコーダ、６はコラムラッチ、７はデ
ータ人力バッファ、８はプログラムコントロール回路、
９ｔ３よび１０は信号入力ピン、１１は信号出力ピンを
示す。 代　　理　　人　　　　　大　　岩　　増　　雄第２図 手続補正帯（自発） 昭和　　年　　月　　日 １、事件の表示　　　特願昭６０−１７４６０４号２、
発明の名称 半導体記憶装置 ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）　明細書第５頁第１０〜１１行の「スタティック
ＲＯＭＪを「スタティックＲＡＭＪ１．：￥Ｊ正する。 （２）　明細書第６貝第１８〜１９行の「また、外部か
らのデータがデータ人力バッファ７にラッチされる。」
を削除する。 （３）　明細書第６頁第２０行ないし第７頁第１行の「
そして、データ人力バッファ７にラッチされている」を
「また、外部から入力された」に訂正する。 以上

Claims (2)

【特許請求の範囲】
1. （１）電気的に書換え可能な不揮発性のメモリセルアレ
   イを有し、外部から入力された所定単位のデータをラッ
   チ手段に一時的に記憶する外部書込サイクルと、前記ラ
   ッチ手段に記憶されたデータを一括的に前記メモリセル
   アレイに書込む内部書込サイクルとを有する半導体記憶
   装置において、 前記外部書込サイクルの期間が外部からの期間制御信号
   によつて制御されることを特徴とする、半導体記憶装置
   。
2. （２）半導体記憶装置の内部状態を表わす信号を出力す
   るための信号出力ピンを備えた半導体記憶装置において
   、 前記信号出力ピンを前記期間制御信号を入力するための
   信号入力ピンとして兼用したことを特徴とする、特許請
   求の範囲第１項記載の半導体記憶装置。