JPS6128152A - 入力装置 - Google Patents
入力装置Info
- Publication number
- JPS6128152A JPS6128152A JP14997784A JP14997784A JPS6128152A JP S6128152 A JPS6128152 A JP S6128152A JP 14997784 A JP14997784 A JP 14997784A JP 14997784 A JP14997784 A JP 14997784A JP S6128152 A JPS6128152 A JP S6128152A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- switches
- pull
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアドレス信号の入力側のダイオードをオープン
コレクタのバッファに置きかえて、回路の簡素化を図っ
た入力装置に関するものである。
コレクタのバッファに置きかえて、回路の簡素化を図っ
た入力装置に関するものである。
従来例の構成とその問題点
以下に従来の入力装置について説明する。第１図は、従
来の入力装置の回路構成を示すものであり、１はその左
端がマイクロコンピュータ（図示せず）に接続される入
力バス、２はアドレス信号線、３はワイヤード・オアを
取るためのオープンコレクタのバッファ、４はｃＭｏｓ
バッファ、６はプルアップ抵抗、６は手動で操作される
スイッチ、７はアドレス信号の入力側に設けられたダイ
オード、８はプルアップ抵抗である。なおオープンコレ
クタのバッファとは、トランジスタのコレクタに相当す
るものであり、ベースにバイアス電位を加えない状態で
はフローティング状態になり。
来の入力装置の回路構成を示すものであり、１はその左
端がマイクロコンピュータ（図示せず）に接続される入
力バス、２はアドレス信号線、３はワイヤード・オアを
取るためのオープンコレクタのバッファ、４はｃＭｏｓ
バッファ、６はプルアップ抵抗、６は手動で操作される
スイッチ、７はアドレス信号の入力側に設けられたダイ
オード、８はプルアップ抵抗である。なおオープンコレ
クタのバッファとは、トランジスタのコレクタに相当す
るものであり、ベースにバイアス電位を加えない状態で
はフローティング状態になり。
他の信号に影響を与えない効果を果たすものであるＯ
上記構成において、スイッチ６のひとつを閉じると、そ
のアドレス線２に”Ｌ″ルベルアドレス信号が流れ、該
当する入力バス１をｌ、 ＩＩレベルニジて、マイクロ
コンピュータに所定の指令を与える。
のアドレス線２に”Ｌ″ルベルアドレス信号が流れ、該
当する入力バス１をｌ、 ＩＩレベルニジて、マイクロ
コンピュータに所定の指令を与える。
しかしながら、上記従来の入力装置には、次のような問
題がある。すなわち、アドレス信号の入力側にダイオ−
ドアを挿入しているため、スイッチ６のうちのあるスイ
ッチが閉じると、その入力側にあるダイオード７の順方
電圧分だけ電圧が降下する。この電圧降下分を補って、
ダイオード７の順方向電圧分だけグラウンドから浮いた
電位を正確にＬ”レベルと判定するために、入力バス１
と同数のＣＭＯＳバッファ４を設けなければならず、ま
たその関係で＋ＶａＣとの間にプルアップ抵抗５を接続
しなければならない。このとき、スイッチ６の数が多く
、したがってアドレス線２の数が多い場合には、入力バ
ス１と同数のバッファ３．４及びプルアップ抵抗６が、
多数のアドレス線２に対して共通に使用できるためさほ
ど問題になら々いが、スイッチ６の数が少なく、アドレ
ス線２０曇皇曇数が少ない場合には、ＣＭ ＯＳ−＜ッ
ファ４やプルアップ抵抗６が回路上に占める割合が多く
なり、スペースの点でもコストの点でも不利になる。
題がある。すなわち、アドレス信号の入力側にダイオ−
ドアを挿入しているため、スイッチ６のうちのあるスイ
ッチが閉じると、その入力側にあるダイオード７の順方
電圧分だけ電圧が降下する。この電圧降下分を補って、
ダイオード７の順方向電圧分だけグラウンドから浮いた
電位を正確にＬ”レベルと判定するために、入力バス１
と同数のＣＭＯＳバッファ４を設けなければならず、ま
たその関係で＋ＶａＣとの間にプルアップ抵抗５を接続
しなければならない。このとき、スイッチ６の数が多く
、したがってアドレス線２の数が多い場合には、入力バ
ス１と同数のバッファ３．４及びプルアップ抵抗６が、
多数のアドレス線２に対して共通に使用できるためさほ
ど問題になら々いが、スイッチ６の数が少なく、アドレ
ス線２０曇皇曇数が少ない場合には、ＣＭ ＯＳ−＜ッ
ファ４やプルアップ抵抗６が回路上に占める割合が多く
なり、スペースの点でもコストの点でも不利になる。
発明の目的
本発明はこのような従来の問題を解決し、特にスイッチ
の数が少ない場合、最少の素子数で構成できる入力装置
を提供するものである。
の数が少ない場合、最少の素子数で構成できる入力装置
を提供するものである。
発明の構成
本発明は、コンピュータの入力バスに、オープンコレク
タＱバッファとスイッチのみを介してアドレス信号を加
えるようにしたものである。このようにすれば、従来の
アドレス信号の入力側のダイオードやＣＭＯＳバッファ
やプルアップ抵抗等を設ける必要がなく、少ない素子数
で従来表同等の機能をもたせることができる。
タＱバッファとスイッチのみを介してアドレス信号を加
えるようにしたものである。このようにすれば、従来の
アドレス信号の入力側のダイオードやＣＭＯＳバッファ
やプルアップ抵抗等を設ける必要がなく、少ない素子数
で従来表同等の機能をもたせることができる。
実施例の説明
第２図に本発明の一実施例を示す。第２図において第１
図と同一機能を有する部分には同一符号を付して説明を
省略する。９はスイッチ６の入力側に接続されたオープ
ンコレクタのバッファである。
図と同一機能を有する部分には同一符号を付して説明を
省略する。９はスイッチ６の入力側に接続されたオープ
ンコレクタのバッファである。
上記構成において、スイッチ６のひとつを閉じると、オ
ーフンコレクタのバッファ９及びスイッチ６を介して入
力バスに”Ｌ”レベルのアドレス信号が与えられ、マイ
クロコンピュータに所定の指令を与える。したがって、
基本的な機能は第１図に示した従来のものと異ならない
。
ーフンコレクタのバッファ９及びスイッチ６を介して入
力バスに”Ｌ”レベルのアドレス信号が与えられ、マイ
クロコンピュータに所定の指令を与える。したがって、
基本的な機能は第１図に示した従来のものと異ならない
。
そして、オーフンコレクタのバッファ９は、ダイオード
と異なり、導通時に電圧降下が生じない。
と異なり、導通時に電圧降下が生じない。
したがって、従来のようにＣＭＯＳバッファやプルアッ
プ抵抗を設けなくても、確実に”Ｌ”レベルになったこ
とを検出することができる。このため、回路構成を簡素
化し、コストダウンを図ることができる。
プ抵抗を設けなくても、確実に”Ｌ”レベルになったこ
とを検出することができる。このため、回路構成を簡素
化し、コストダウンを図ることができる。
なお、第２図の構成において、スイッチ６の数が多くな
ると、それと同数のオープンコレクタのバッファ９を設
けなければならないから、コスト的に不利になる。した
がって、コストや回路設計上の問題等を考慮して、最適
のスイッチ数を定めればよい。
ると、それと同数のオープンコレクタのバッファ９を設
けなければならないから、コスト的に不利になる。した
がって、コストや回路設計上の問題等を考慮して、最適
のスイッチ数を定めればよい。
発明の効果
本発明によれば、特にスイッチ数が少ないとき、ＣＭＯ
Ｓバッファやプルアップ抵抗を省略して、回路構成の簡
素化とコストダウンを図ることができる。
Ｓバッファやプルアップ抵抗を省略して、回路構成の簡
素化とコストダウンを図ることができる。
第１図は従来の入力装置の回路図、竿２図は本発明の一
実施例における入力装置の回路図である。 １・・・・入力バス、２・・・・・アドレス線、３，９
・・・・・・オーダ４Ｐレクタのバッファ、４・・・・
・・ＣＭＯＳバッファ、６，８・・・・・プルアップ抵
抗。 第１図
実施例における入力装置の回路図である。 １・・・・入力バス、２・・・・・アドレス線、３，９
・・・・・・オーダ４Ｐレクタのバッファ、４・・・・
・・ＣＭＯＳバッファ、６，８・・・・・プルアップ抵
抗。 第１図
Claims (1)
- コンピュータの入力バスに、オープンコレクタのバッフ
ァとスイッチのみを介してアドレス信号を加えるように
構成した入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14997784A JPS6128152A (ja) | 1984-07-19 | 1984-07-19 | 入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14997784A JPS6128152A (ja) | 1984-07-19 | 1984-07-19 | 入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6128152A true JPS6128152A (ja) | 1986-02-07 |
Family
ID=15486765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14997784A Pending JPS6128152A (ja) | 1984-07-19 | 1984-07-19 | 入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128152A (ja) |
-
1984
- 1984-07-19 JP JP14997784A patent/JPS6128152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697107A (en) | Four-state I/O control circuit | |
| US4233524A (en) | Multi-function logic circuit | |
| US4543494A (en) | MOS type output driver circuit having a protective circuit | |
| US5107142A (en) | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit | |
| JPH0361149B2 (ja) | ||
| EP0162932B1 (en) | Data processing system with output switching circuit | |
| EP0479575A2 (en) | 3-state bidirectional buffer and portable semiconductor storage device incorporating the same | |
| JPS6128152A (ja) | 入力装置 | |
| US5323063A (en) | Buffer circuit | |
| JPH038126B2 (ja) | ||
| JPH0221015B2 (ja) | ||
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPS633171Y2 (ja) | ||
| JPH0237067Y2 (ja) | ||
| JPS6217720Y2 (ja) | ||
| JPH053006B2 (ja) | ||
| GB1002296A (en) | Improvements in or relating to memory systems | |
| JPS6041321A (ja) | 入力回路 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPH0454530Y2 (ja) | ||
| JPH0723770Y2 (ja) | カメラ用制御装置 | |
| SU1084959A1 (ru) | Усилитель тока | |
| SU1621143A1 (ru) | Триггер IK-типа | |
| SU1034190A1 (ru) | Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани | |
| JPH0522991Y2 (ja) |