JPS6217720Y2 - - Google Patents
Info
- Publication number
- JPS6217720Y2 JPS6217720Y2 JP3713079U JP3713079U JPS6217720Y2 JP S6217720 Y2 JPS6217720 Y2 JP S6217720Y2 JP 3713079 U JP3713079 U JP 3713079U JP 3713079 U JP3713079 U JP 3713079U JP S6217720 Y2 JPS6217720 Y2 JP S6217720Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power
- power supply
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は、電子機器例えば電子式キヤツシユレ
ジスタ等に用いられる停電検出回路に関する。
ジスタ等に用いられる停電検出回路に関する。
従来、電子機器例えば電子式キヤツシユレジス
タに設けられる停電検出回路は、第１図に示す如
く、コンパレータ１とトランジスタ２，３で構成
され、その出力（リセツト信号）によつて停電表
示或いは停電印字等の停電処理を行う停電処理回
路４を動作させるものである。この回路におい
て、トランジスタ３はリセツト信号をアクテイブ
にする「Ｌ」レベルを確保するときオンする作用
をする。しかし、このトランジスタ３がオンする
には所定のベース電流が必要であり、そのために
は約0.7V以上のベース電圧が必要である。従つ
て、第１図の回路では、電源電圧が最低0.7V以
上必要であり、それ以下においてはトランジスタ
３は完全にオンの状態とはならないため、電源電
圧が所定のレベルに達するまでは出力バツフアと
して働かず、不安定な出力レベルのリセツト信号
を出し、電源のオンオフ時、停電処理回路４を構
成する論理回路が誤動作を起しやすい欠点をもつ
ている。
タに設けられる停電検出回路は、第１図に示す如
く、コンパレータ１とトランジスタ２，３で構成
され、その出力（リセツト信号）によつて停電表
示或いは停電印字等の停電処理を行う停電処理回
路４を動作させるものである。この回路におい
て、トランジスタ３はリセツト信号をアクテイブ
にする「Ｌ」レベルを確保するときオンする作用
をする。しかし、このトランジスタ３がオンする
には所定のベース電流が必要であり、そのために
は約0.7V以上のベース電圧が必要である。従つ
て、第１図の回路では、電源電圧が最低0.7V以
上必要であり、それ以下においてはトランジスタ
３は完全にオンの状態とはならないため、電源電
圧が所定のレベルに達するまでは出力バツフアと
して働かず、不安定な出力レベルのリセツト信号
を出し、電源のオンオフ時、停電処理回路４を構
成する論理回路が誤動作を起しやすい欠点をもつ
ている。
一方、論理回路としては、現在TTL（或いは
それに類するものとしてLS−TTL、ｎ−chMOS
LSI、Ｃ−MOS等）が主力であるが、TTLの入
力特性としては入力レベルを「Ｈ」方向にプルア
ツプする作用が強く、またフリツプフロツプのよ
うなTTL−MSIやｎ−chMOS LSI、Ｃ−MOSメ
モリ（RAM）等は停電検出回路からのリセツト
信号として「Ｌ」アクテイブなものが大半であ
る。そのため、停電検出回路からのリセツト信号
が不安定なとき、それを入力とする論理回路が誤
動作を起しやすくなる（第２図および第３図参
照）。特に、RAMのようにバツテリーバツクアツ
プを行つているロジツクにこの不安定要素をもつ
たリセツト信号が用いられていると、誤動作する
傾向が更に強くなるため、電源のオンオフ時の不
安定要素を除くことは重要な課題である。
それに類するものとしてLS−TTL、ｎ−chMOS
LSI、Ｃ−MOS等）が主力であるが、TTLの入
力特性としては入力レベルを「Ｈ」方向にプルア
ツプする作用が強く、またフリツプフロツプのよ
うなTTL−MSIやｎ−chMOS LSI、Ｃ−MOSメ
モリ（RAM）等は停電検出回路からのリセツト
信号として「Ｌ」アクテイブなものが大半であ
る。そのため、停電検出回路からのリセツト信号
が不安定なとき、それを入力とする論理回路が誤
動作を起しやすくなる（第２図および第３図参
照）。特に、RAMのようにバツテリーバツクアツ
プを行つているロジツクにこの不安定要素をもつ
たリセツト信号が用いられていると、誤動作する
傾向が更に強くなるため、電源のオンオフ時の不
安定要素を除くことは重要な課題である。
そこで、本考案は、上記第１図の回路の欠点を
解決するため、停電検出回路にデプリーシヨン型
FETを用いることによつて電源電圧が極く低い
レベルのときにでも常に安定した出力レベルを確
保できる停電検出回路を提供することを目的とす
るものである。
解決するため、停電検出回路にデプリーシヨン型
FETを用いることによつて電源電圧が極く低い
レベルのときにでも常に安定した出力レベルを確
保できる停電検出回路を提供することを目的とす
るものである。
第１図の回路の欠点を防ぐには、トランジスタ
３の替りに電源電圧が理論上零であつても所定の
低インピーダンスをもつた素子が必要となつてく
る。しかし、この低インピーダンス素子のため
に、リセツト信号を「Ｈ」とならしめる素子（第
１図の回路ではトランジスタ２）の負荷は低イン
ピーダンス素子のインピーダンスそのものとな
り、電力損失の大きな素子が必要となつてくる。
３の替りに電源電圧が理論上零であつても所定の
低インピーダンスをもつた素子が必要となつてく
る。しかし、この低インピーダンス素子のため
に、リセツト信号を「Ｈ」とならしめる素子（第
１図の回路ではトランジスタ２）の負荷は低イン
ピーダンス素子のインピーダンスそのものとな
り、電力損失の大きな素子が必要となつてくる。
これらのことにより、本考案では、第１図のト
ランジスタ２に替わる理想的な素子として、出力
レベルが低いときは低インピーダンス性をもち、
出力レベルが高くなると高インピーダンス素子と
なる定電流素子のデプリーシヨン型FET５を利
用し、第４図の如く、コンパレータ１の出力にベ
ースを接続したトランジスタ２に直列にデプリー
シヨン型FET５を接続する。なお、第５図にそ
のデプリーシヨン型FET５の特性を示す。
ランジスタ２に替わる理想的な素子として、出力
レベルが低いときは低インピーダンス性をもち、
出力レベルが高くなると高インピーダンス素子と
なる定電流素子のデプリーシヨン型FET５を利
用し、第４図の如く、コンパレータ１の出力にベ
ースを接続したトランジスタ２に直列にデプリー
シヨン型FET５を接続する。なお、第５図にそ
のデプリーシヨン型FET５の特性を示す。
第４図の回路では、デプリーシヨン型FET５
をＶGS＝０として利用した場合、理想的に動作
し、ゲートのバイアス回路および電源も必要なく
好都合となる。このとき、「Ｌ」レベル出力時の
素子インピーダンスは第５図中のＲに相当し、そ
の値はリセツト信号線の負荷系数によつて目的値
が決まるため、それに相当する特性をもつデプリ
ーシヨン型FET５を利用すればよい。一方、
「Ｈ」レベル出力時のトランジスタ２の負荷電流
は第５図中のＩCであり、単純に抵抗（抵抗値
Ｒ）を使用したときに比較して充分小さい。
をＶGS＝０として利用した場合、理想的に動作
し、ゲートのバイアス回路および電源も必要なく
好都合となる。このとき、「Ｌ」レベル出力時の
素子インピーダンスは第５図中のＲに相当し、そ
の値はリセツト信号線の負荷系数によつて目的値
が決まるため、それに相当する特性をもつデプリ
ーシヨン型FET５を利用すればよい。一方、
「Ｈ」レベル出力時のトランジスタ２の負荷電流
は第５図中のＩCであり、単純に抵抗（抵抗値
Ｒ）を使用したときに比較して充分小さい。
なお、場合によつては、複数のデプリーシヨン
FETを並列に接続することによりその自由度を
大きくすることができる。第６図はその一例で、
デプリーシヨン型FETを３個並列接続し、負荷
線としてTTL10個を想定している。このとき、
ＶOL＜0.2Vを確保できる。一方、ＶDS＝ＶOH
（5V）のとき、トランジスタ２の負荷電流ＩC≒
28mAである。また、「Ｌ」レベル出力時のＲ≒
11Ωである。これを抵抗で実現すると、 ＩC＝5V／11Ω≒450mA となり過大な電流となる。
FETを並列に接続することによりその自由度を
大きくすることができる。第６図はその一例で、
デプリーシヨン型FETを３個並列接続し、負荷
線としてTTL10個を想定している。このとき、
ＶOL＜0.2Vを確保できる。一方、ＶDS＝ＶOH
（5V）のとき、トランジスタ２の負荷電流ＩC≒
28mAである。また、「Ｌ」レベル出力時のＲ≒
11Ωである。これを抵抗で実現すると、 ＩC＝5V／11Ω≒450mA となり過大な電流となる。
本考案によれば、停電検出回路にデプリーシヨ
ン型FETを用いたので、電源のオンオフ時の電
源不安定時においても常に安定した出力レベルの
信号を確保できるため、それに接続される回路の
誤動作を防止でき、かつ簡単に構成できる。
ン型FETを用いたので、電源のオンオフ時の電
源不安定時においても常に安定した出力レベルの
信号を確保できるため、それに接続される回路の
誤動作を防止でき、かつ簡単に構成できる。
第１図は従来の停電検出回路を示す回路図、第
２図および第３図は動作説明図、第４図は本考案
の停電検出回路を示す回路図、第５図はデプリー
シヨンFETの特性図、第６図はそれを３個並列
接続した場合の特性図である。 １……コンパレータ、２……トランジスタ、５
……デプリーシヨン型FET。
２図および第３図は動作説明図、第４図は本考案
の停電検出回路を示す回路図、第５図はデプリー
シヨンFETの特性図、第６図はそれを３個並列
接続した場合の特性図である。 １……コンパレータ、２……トランジスタ、５
……デプリーシヨン型FET。
Claims (1)
- 電源電圧の変動を検出しその出力によつて停電
処理回路を動作させる停電検出回路において、基
準電圧に対する電源電圧の大小を弁別するコンパ
レータ回路と、このコンパレータ回路の出力によ
つて動作するトランジスタと、このトランジスタ
に対して直列に接続されたデプリーシヨン型
FETとを具備したことを特徴とする停電検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3713079U JPS6217720Y2 (ja) | 1979-03-22 | 1979-03-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3713079U JPS6217720Y2 (ja) | 1979-03-22 | 1979-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55137830U JPS55137830U (ja) | 1980-10-01 |
| JPS6217720Y2 true JPS6217720Y2 (ja) | 1987-05-07 |
Family
ID=28899608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3713079U Expired JPS6217720Y2 (ja) | 1979-03-22 | 1979-03-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217720Y2 (ja) |
-
1979
- 1979-03-22 JP JP3713079U patent/JPS6217720Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55137830U (ja) | 1980-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241838B2 (ja) | ||
| US5475332A (en) | Power source circuit | |
| JPS6217720Y2 (ja) | ||
| JP2003017989A (ja) | 低電流クロックセンサ | |
| US11703526B2 (en) | Power failure detection circuit | |
| US6150844A (en) | High voltage tolerance output stage | |
| JP2546894B2 (ja) | クロックド同相回路 | |
| JPH0519911A (ja) | 電源回路 | |
| JP3219724B2 (ja) | 漏電防止装置 | |
| JPS6243392Y2 (ja) | ||
| US20030151954A1 (en) | Input/output buffer circuit | |
| JP2522689Y2 (ja) | コンピュータの電圧監視回路 | |
| JPS6016980Y2 (ja) | １チップ集積回路装置 | |
| JPS633171Y2 (ja) | ||
| JPH0719917Y2 (ja) | 車載用電源ｉｃ | |
| KR930002080Y1 (ko) | 부가 전원이 필요없는 카드리더용 솔레노이드의 구동회로 | |
| JPS6090914U (ja) | Ｆｅｔ保護回路 | |
| JPS6373713A (ja) | 集積回路の入力回路 | |
| JPS59228424A (ja) | 半導体回路 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JPS6016982Y2 (ja) | リセット回路 | |
| JPH03116485A (ja) | センス回路 | |
| JPH07169913A (ja) | 基板バイアス電圧検出回路 | |
| JPS62188091A (ja) | Ｃｍｏｓ型半導体メモリ回路 | |
| JPH036124A (ja) | クロックドインバータ回路 |