JPS61283247A - リモ−トｉｏ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＨＤＬＯ（ハイレベルデータリンク制御平原
夕方式を使用したプログラマブル・コントローラ（以下
ＰＯというンとリモートＩＯ間のデータ伝送方式に関す
るものである。

（従来の技術） 第１図はＰＯＩと複数のリモートＩＯ３〜５との接続形
Ｓｔ−示すものでＰＯと複数のリモートＩＯとは伝送路
２ｔ−通して互いに接続さｎる。

［２図はＰＯの構成を示し、演算制御部１２はスキャン
毎に共有メモ１３１８１−介して、リモート！０制御部
１７に対して出力データの送信要求と入力データの受信
要求を指令する。伝送制御部２０は演算制御部１２から
の指令に従って送受信部２１ｔ−通してリモートＩＯと
データの送受信金行う。

第３図は共有メモリ１８の構成を示すもので。

入出力割付と出力バッファと、入カパツファの３つのブ
ロックからなる。各ブロック共リモートｌ−０１局毎に
独立して用意されている。出力バッファの内容は。

ＰＯのスキャン毎に、演算側＃ｍ１２が新しい出力デー
タを書込み、入力バッファ部にはリモート！０から受信
した入力データを伝送制御部２０が書込む、ｔた演算制
御部１２は、ス中ヤン毎に入カパツフアの内容を入力デ
ータとして読み込む。

第４図にＰＯのリモートＩＯ制御部１７と、複数のリモ
ートＩＯとの間の伝送シーケンスを示すもので、リモー
トＩＯ制御部１７は演算制御部１２のスキャンに同期し
て、全てのリモートＩＯに対して順番に、出力データを
送信し、リモートＩＯからは入力データを受信する。

第５図はリモートＸＯ制御部１７と、リモートＩＯとの
間の伝送シーケンスを示すもので、リモートＩＯ制御部
１７はリモートＩＯＫ対して出力データに、リモートＩ
Ｏアドレスを付加して送信する。送信されたデータのア
ドレス部が自分のアドレスと一致したリモートＩＯは、
出力割付に従って出力データを取り込むと共に出力し、
入力割付に従って入力した値を入力データ表して、アド
レスを付加してＰＯのリモートＩＯ制御部１７へ送信す
る。

（解決しようとする問題点） 以上の従来技術には次の問題点があった。

（１）　　出力データ、入力データを１ブロツクで伝送
する為、送信バッファ及び受信バッファを十分な大きさ
に確保しなければならなかった。

この為コストアップを招いたり、入出力データ数に制限
を加える必要があった。

（２）　　出力データ、入力データｔ−１ブロツクで伝
送する為、リモートＩＯからの入力データの受信管待つ
異常監視タイマーを十分長い値に設定する必要があり、
リモートＩＯ異常時に伝送スキャン時間が多くかかつ穴
。

この発明は、従来技術の以上の問題点を解消させ、少い
送受信バッファ容量で大容量の入出力データを伝送可能
くするリモートＩＯ伝送方式を提供することを目的とす
る。

（問題点を解決するための手段λ この目的を達成させるために、この発明は次のような方
式を採ったものである。

すなわち、この発明は、ＰＯとリモートＩＯ間のデータ
伝送方式において、ＰＯからリモートＩＯへの伝送デー
タ数と、リモートＩＯからＰＯへの伝送データ数のいず
れか大きい方のデータ数をもとに、ＰＯとリモートＩＯ
の両方であらかじめ決メタデータ数毎のブロックに分割
して交互にブロック伝送実行するようにしたものである
。

（作用） 入出力データｔあらかじめ決めｔデータ数毎に伝送する
方式である几め、小さい伝送ノ々ツファ領域しかなくと
も大音のデータを伝送可能となる。

ｃ　５ｊ！ｔｍｓ　＞ ８１！６図はこの発明の実施例におけるマイクロコンピ
ュータを応用したリモートＩＯ制御部１７の＃１成を示
すもので、 １７１は伝送制御を実行するＯＰＵ　（中央演算処理装
置１．１７２は伝送制御プログラムが格納されているＲ
ＯＭメモリ、１７３は伝送制御に必要な５！Ｉ等が格納
されているＲＡＭメモリである。

１７４はリモートＩＯへ送信する出力データが格納され
るＤＭＡ　（ダイレクトメモリアクセス）送信ノ々ツ７
アメモリ、及びリモートＩＯから受信する入力データが
格納されるＤＭＡ受信ノ々ツ７アメモリとして使用され
る伝送ノ々ツファメモリである。

１７５Ｈ１７６と１７４の間のダイレクトメモリアクセ
スを制−するＤＭＡ制御部、１７６はＨＤＬＯ方式の伝
送をサポートするＨＤＬＯ制御部であり、フラグ、７レ
ームチエツクシーケンス等の処理を実行する汎用のＬＳ
Ｉチップで横取される。

１７７は伝送路との絶縁、インピーダンス変換をする伝
送路インタフェース部、１７８はゲートで横取される共
有メモリインタフェース、１７９はＰＣの演算制御部１
２との間で入出力データの転送をする共有メモリである
。

第７図は８ｇ６図の几ＡＭ１７３に格納さｎているリモ
ートＩＯのブロック数表である０本表は共有メモリ１７
９の入出力割付表から乍成さルる。

ＮＱは出力割付から計算さｎる出力データ数を表わし、
Ｎ！は入力割付から計算さｎる一人力データ数を表わす
。ＮＢは送信及び受信プロツク数を表わし、ＮｏとＮ！
から次の様に求めらｎる整数値である。

冨）　　ＮＱ≧Ｎｌの時 Ｏ Ｎｂ軍□ ２）　　Ｎｏ＜Ｎ、の時 但し、余シがある時は１？加えた値とする。Ｍは１ブロ
ツクに伝送可能な最大データ数である。

第８図はリモートＩＯＯ御１’１ｓ１７と複数のリモー
トＩＯとの間の伝送シーケンスの例を示すものでリモー
トＩＯＯ御部１７は演算制御部１２のスキャンｊｃＰ］
期して全てのリモートＩＯに対して順番に出力データを
非番号制形式のＵＩコマンドで送信し、入力データを非
番号制形式のＵＩレスポンスで受信する。

この伝送は、ＮＢ−１の時ＵｌコマンドとＵＩレスポン
スのシーケンスで伝送が完了する。またＮＢ＞１の時ａ
ＵＩｆｆマントとＵＫレスポンスのシーケンスｔ−ＮＢ
回実行しｆｅ時伝送が完了する。

この図の例ではリモートＩＯす１との閤ｆｌＮＢ；２．
リモートＩＯす２との間はＮ８＝３リモートエ０゛す３
との間はＮＢ＝１で伝送している。

第９図と第ＩＯ図はリモート■０制御部と、リモートＩ
Ｏとの間の伝送シーケンスを示すもので、１’、Ａ、Ｕ
ｌ、ＦＯ８，Ｐは夫々ＨＤＬＯの制御手順に従って便用
するシーケンスである。

第９図はＮＱ　−１の時の伝送シーケンスを示すもので
、リモートＩ０１１ＪＩ！１部１１はブロック数表を参
照してＮＱ−１であることを知りＮＱ　（１５の出力デ
ータと共に、１ブロツクの伝送シーケンスであることを
示すシーケンス符号■０を付加してＵＩコマンＰでリモ
ートＩＯに送信する。

一方すモー）ＩＯ９ｍでも同じように入力データにシー
ケンス符合！０を付加してＤＩレスＩンスでリモート　
Ｉ　Ｏ？ｌＩＪ御部１７に送信する。

第ＩＯ図はＮＢ−３の時の伝送シーケンスを示すもので
、リモートＩＯ制制御部子７ブロック数表を参照してＮ
Ｂ　−＊　３であることを知り、出力データと共に複数
ブロックの中の最初のブロックであることを示すシーケ
ンス符号８Ｉ０１−付加してＵＩコマンドでリモートＩ
Ｏに送信する。一方すモー）ＩＯ側からも同様に入力デ
ータと共にシーケンス符号５ＸＯｔ−付加してＵ！レス
ｄンスでリモートＩＯＯ御部へ送信する。

リモートＩＯ制御部は、この５ＩＯｔ受信すると、入力
データを入カッ９ツファに格納し続いて出力データと共
に複数ブロックの中の中間のブロックであることｔ示す
シーケンス符号ＭＩＯ’ｉ付加してＵｌコマンドでリモ
ートＩＯに送信する。

一方すモー）ＩＯ側からも同様に入力データと共にシー
ケンス符号ＭＩＯを付加してＵｌレスポンスでリモート
ｌ０９ｊＨ部へ送信する。

リモートＩＯ制御部はこのＭＩＯを受信すると、入力デ
ータを入カッ々ツ７アに格納し、続いて出力データと共
に複数ブロックの中の最優のブロックであることを示す
シーケンス符号ＥＩＯを付加してＵＩコマンドでリモー
トＩＯに送信する。リモートＩｏｇＩからも同様に入力
データと共にシーケンス符号ＥＩＯ１に付加してＵＩレ
スポンスでリモートＩＯ′１ＩｔｌＪ＠部へ送信する。

第１１図は１ブロツク入出力データ伝送の７０−を示す
もので、リモートＩＯ処理とＨＤＬＯ処理に分類さｆ′
ＬｖＣの様に動作する。

■　ブロック数表よりＮＯｍ　Ａ□　＋　Ｎｏ＋　ＡＩ
　。

Ｎ！を読みワーク領域に格納し、以降ＮＢ。

Ａ□　、　Ｎ□　、　ＡＩ　、　ＵＩとして参照する。

■　Ａ□、Ｎ□ｋ（１！用して共有メモリから出力デー
タを読み送信）々ツファへ転送する。

但し １３Ｎｏ−００時　データは転送しない。

２）Ｎｏ＞ｇの時　データをＮＱ　ｌ固転送する。

＾ｏ寓＾０　＋　ＮＱ　＊　ＮＯ宵’ ■　送信データの頭に１ｏｆｔ付加して送信指令発行。

ＮＢ　＝　ＮＢ−冨 ■　送信データｔＵＩコマンｒとしてリモート■０へ送
信。

■　送信光を報告。

■　リモートＩＯηλらのレスポンスを受信する。

■　受信：８．で受信先報告をする。受信真言が生じた
ら受信異常報告をする。

■　受信異常であれば■を実行。

受信光であ１ば入力データのシーケンス符号がＩＯの時
＠セ央行し、そうでなけｎば■全実行。

■　伝送異常として異常処理を実行する。

［相］　受信データ数、ＡＩ　、　Ｎ！を使用して受信
ノ々ツファρ１ら共有メモリへ入力データを転送する。

但し １）受信データ数■Ｏの時転送しない ２）受信データ数〉Ｏの時受信データ数だけ転送 ＡＩ＝　ＡＩ十受信データ数 ＮＩ零Ｎ、−受信データ数 ■　伝送正常処理実行。

第１２図は複数ブロックの入出力データ伝送の−であり
、第１１図と同様に処理さｎる。

（発明の応用例） 第６図の実ｍ例は一般的な構成であり、共有メモリ１９
、共有メモリインタフェース１８、伝送路インタフェー
ス１７を除いた部分は伝送機能付１チツゾＯＰＵやＲＯ
Ｍ、ＲＡＭ付１チツプＯＰＵの使用が可能で現在技術に
より安価に提供することができる。

（発明の効果） 入出力データをあらかじめ決めたデータ数毎に伝送する
とと［工り、小さい伝送）々ツ７ア領域しかな（ても大
緻のデータ倉伝送可能とする。

（特に伝送機能付１チツゾＯＰＵでは一般に伝送〕９ツ
ファ領域が小さい為″１ｌ）Ｋ有効な技術となる）同様
に、分割伝送することにより、伝送異３Ｋを最初の１ブ
ロツクを伝送した時点で検出することができる為、異常
時の処理時間が短縮さｎ、；ｂｅ果力Ｘある・ また、実施例のように公矧のＨＤＬＱ方式金採用するこ
とに１９、汎用のＬ８Ｉが伊用町ｌＰでコストダウンを
図ることができる。

【図面の簡単な説明】

ｗ、１図は％ｌｌモー）ＩＯ位送方式におけるプログラ
マブル・コントローラと複数リモートＩＯとの接続形ｌ
ｉ！１を示すブロック図である。 第２図はプログラマブル・コントローラの＃ａを示すブ
ロック図である。 第３図は共有メモリの構成？示す図である。 第４図は複数のリモートＩＯとの従来のリモートＩＯ伝
送方式の伝送シーケンスを示す図である。 第５図は従来のリモートＩＯ伝送方式における伝送シー
ケンスと伝送データのフレームの構既ヲ示す図である。 ｗｘＢ図は体発明の実施例に２けるリモート！０制御部
の構ＦＩＬを示すブロック図である。 第７図は几ＡＭ［格納されているリモート■０のブロッ
ク数表の内容を示す図である。 第８図はこの発明ＶＣよる伝送シーケンスを示す図であ
る。 第９図は向じ（この発明による１ブロツク人出−力デー
タ伝送の伝送ジ−ケンスト伝送データのフレームの構成
を示す図である。 第ＩＯ図はこの発明によるσ数ブロック入出力データ伝
送と伝送データのフレームの構！１ｉ１Ｅ’に示す図で
ある。 ｉｌ１図はこの発明にＬる璽ブロック入出力データ伝送
の場合の伝送７ｏ−チャートである。 ！１２図はこの発明による複数ブロック入出力データ伝
送の場合の伝送〕ａミーチャートある。 １７・・−リモートｌ０ｉｌｔＩＪ御部、１７重・・・
０ＰＵ（中央演算逃理装置）、１フ２・・・ＲＯＭ、１
７３・・・几ムＭ％　１７４・・・伝送ノ９ツファメモ
リ、１７５・・・ＤＭＡ、１７６・・・ＨＤＬＯ１重７
７−・伝送路インターフェース。 （≧塁已 第　　１　　晶 ｌ 第　　　２　　　図 第　　３　　図 ＠４図 ｗＪＳ図 第　　　６　　　図 第　　　７　　　図 第　　　８　　　図 第　　　９　　　図 第ＩＯ図 第１１図

Claims (1)

【特許請求の範囲】
1. プログラマブル・コントローラとリモートＩＯ間のデー
   タ伝送方式において、プログラマブル・コントローラか
   らリモートＩＯへの伝送データ数と、リモートＩＯから
   プログラマブル・コントローラへの伝送データ数のいず
   れか大きい方のデータ数をもとに、プログラマブル・コ
   ントローラとリモートＩＯの両方であらかじめ決めたデ
   ータ数毎のブロックに分割して交互にブロック伝送を実
   行することを特徴とするリモートＩＯ伝送方式。