JPS61285075A - インバ−タ装置 - Google Patents

インバ−タ装置

Info

Publication number
JPS61285075A
JPS61285075A JP60125029A JP12502985A JPS61285075A JP S61285075 A JPS61285075 A JP S61285075A JP 60125029 A JP60125029 A JP 60125029A JP 12502985 A JP12502985 A JP 12502985A JP S61285075 A JPS61285075 A JP S61285075A
Authority
JP
Japan
Prior art keywords
output
frequency
voltage
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60125029A
Other languages
English (en)
Inventor
Minoru Koga
稔 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60125029A priority Critical patent/JPS61285075A/ja
Publication of JPS61285075A publication Critical patent/JPS61285075A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は誘導電動機等の交流電動機を駆動するためのイ
ンバータ装置に関する。
[発明の技術的背1] 一般に、インバータ装置により交流電動機例えば誘導電
動機を可変速制御する場合には、第2図に示すように出
力周波数(F)と出力電圧(V)の比率所謂F/V比を
一定に制御することにより、誘導電動機の磁束が一定に
なるようにして磁束の飽和を防ぐようにしているととも
に、負荷電流が最小となるように出力電圧を補正するよ
うにしている。
第3図は従来のインバータ装置の一例を示すもので、こ
れはチョッパ形RAM (パルス振幅変調)方式のもの
である。即ち、1は交流電源2からの交流電力を直流電
力(直流出力)に変換する複数個の整流素子からなる交
流直流変換器、3はこの交流直流変換器1からの直流出
力を交流出力に変換するための直流交流変換器である。
この直流交流変換器3は、前記交流直流変換器1からの
直流出力を断続させて出力電圧を変化させるスイッチン
グ素子たるトランジスタからなるチョッパ4と、このチ
ョッパ4からの出力を平滑する平滑用コンデンサ5と、
この平滑用コンデンサ5からの直流出力を交流出力に変
換する複数個のスイッチング素子たるトランジスタから
なる直流交流変換主回路6とから構成されている。そし
て、この直流交流変換主回路6からの交流出力は誘導電
動17に供給されるようになっている。8は周波数設定
器、9はこの周波数設定器8からの設定周波数信号を受
ける周波数制御器である。この周波数制御器9は、設定
周波数信号に基づいて出力パルスを出力し、その出力パ
ルスを前記直流交流変換主回路6のトランジスタに与え
てその導通タイミングを制御することにより、上記直流
交流変換主回路6の交流出力の周波数が前記周波数設定
器8による設定周波数になるように制御する。10は前
記周波数制御器9の出力パルスが与えられる関数発生器
であり、これは、その出力パルスに基づく出力周波数に
対応した出力電圧となるような第2図に示す如きF/V
比の関数出力信号をデジタル信号として出力するように
なっている。そして、この関数発生器10からの関数出
力信号は加減算器11の正(+)入力端子に与えられる
ようになっている。この加減算器11は、正入力端子に
与えられる関数出力信号と負〈−)入力端子に後述する
ように与えられる補正信号とを加減算して加減算出力信
号を出力するようになっており、その加減算出力信号は
D/A (デジタル−アナログ)変換器12を介してア
ナログ信号に変換されるようになっている。13は正(
+)入力端子に前記D/A変換器12からのアナログ信
号即ち加減算出力電圧が与えられる加減算器であり、そ
の負(−)入力端子には負荷電圧検出器たる変圧器14
及びダイオード15を介して前記直流交流変換主回路6
の出力電圧即ち負荷電圧が与えられるようになっている
。この加減算器13は、正入力端子に与えられる加減算
出力電圧と負入力端子に与えられる負荷電圧とを加減算
して加減算出力信号を出力するようになっている。16
は加減算器13からの加減算出力信号が与えられるチョ
ッパ制御器であり、これは、その加減算出力信号に応じ
た出力パルスを出力し、出力パルスを前記チョッパ4の
トランジスタに与えてその導通タイミングを制御するこ
とにより直流交流変換主回路6の出力電圧即ち負荷電圧
を変化させ、以て、加減算器13の加減算信号が零とな
るように制御するようになっている。そして、以上の周
波数制御器9.関数発生器10.加減算器11.0/A
変換器12.加減算器13.変圧器14.ダイオード1
5及びチョッパ制御器16は制御回路17を構成してい
る。
一方、18は電圧補正手段たる電圧補正回路であり、以
下これについて述べる。即ち、19は前記直流交流変換
主回路6の出力電流即ち負荷電流を検出する負荷電流検
出器たる変流器であり、その検出負荷電流はダイオード
20を介してA/D(アナログ−デジタル)変換器21
に与えられてデジタル信号に変換され、そのデジタル信
号は補正信号発生器22に与えられるようになっている
そして、この補正信号発生器22はデジタル信号が示す
検出負荷電流が最小となるように補正信号を出力して前
記加減算器11の負入力端子に与えるようになっている
[前頭技術の問題点] 以上のような従来のインバータ装置によれば、直流交流
変換主回路6の交流出力の周波数が第2図のB点即ち第
1の出力周波数F1で一定運転されているとすると、直
流交流変換主回路6の交流出力の電圧は出力周波数F1
に対して第2図の直線A上の8点く出力、電圧Vt )
ではなく電圧補正回路18の補正信号により負荷電流が
最小となる即ち出力電圧が最小となるように補正された
0点(出力電圧V1′ )に移って運転していることに
なる。ところが、ここで周波数設定器8により現在の第
1の出力周波数F1より高い第2の出力周波数F2が設
定されたとすると、直流交流変換主回路6の交流出力の
周波数は第1の出力周波数F1から上昇していくが、そ
の交流出力の電圧は第1の出力周波数F1に対応する出
力電圧V1よりも低い出力電圧■l′から周波数の上昇
にともなって高くなっていくので、加速トルクを得るた
めに誘導電動機7のすべりが大きくなって、直流交流変
換主回路6の出力電流たる負荷電流は出力電圧の上昇開
始にともなって急激に増加するようになり、従って、誘
導電動機7の安定した加速運転を行なえなくなるという
問題がある。
[発明の目的] 本発明は上記事情に鑑みてなされたもので、その目的は
、負荷電流を最小とするよう直流交流変換器の交流出力
の電圧を補正する電圧補正手段を有するものにおいて、
定周波数運転状態からこれより高い周波数運転に加速運
転を開始する場合でも負荷電流が急激に増加することを
防止し得て、交流電動機の安定した加速運転が可能なイ
ンバータ装置を提供するにある。
[発明の概要] 本発明は、直流交流変換器の交流出力の周波数が定周波
数状態から高い周波数になった時に検出信号を出力する
状態検出回路を設け、この検出信号に基づいて直流交流
変換器の交流出力の電圧を補正前の出力電圧に復帰させ
、その後に出力周波数と出力電圧とをF/V比に従って
上昇させる構成に特徴を有する。
[発明の実施例1 以下本発明の一実施例につき第1図を参照しながら説明
するに、第1図においては第3図と同一部分には同一符
号を付して示す。
23は状態検出回路たる加速検出回路であり、これは遅
延特性を有するホールド回路24及び比較回路25とか
らなる。ホールド回路24は、入力端子に周波数設定器
8からの設定周波数信号が与えられるようになっており
、制御端子にハイレベルの信号が与えられた時にはホー
ルド状態になって入力端子に与えられた設定周波数信号
をホールドして出力端子からホールド周波数信号として
出力し、制御端子にロウレベルの信号が与えられた時に
は若干の遅延時間後にホールド解除状態になって入力端
子に与えられた設定周波数信号を通過させて通過周波数
信号として出力端子から出力するようになっている。又
、比較回路25は、第1の入力端子に前記周波数設定器
8からの設定周波数信号が与えられ、第2の入力端子に
ホールド回路24からのホールド周波数信号9適過周波
数信号が与えられるようになっていて、第1の入力端子
に与えられる設定周波数信号の示す周波数が第2の入力
端子に与えられるホールド周波数信号。
通過周波数信号の示す周波数より大なる時に出力端子か
らハイレベルの出力信号を検出信号として出力するよう
になっている。そして、前記ホールド回路24からのホ
ールド周波数信号9適過周波数信号は周波数制御器9に
与えられるようになっており、周波数制御器9はそのホ
ールド周波数信号1適過周波数信号に基づいて出力パル
スを出力する。26はゲート手段例えばトランスファゲ
ート回路(アナログスイッチ)からなるゲート回路であ
り、これは加減算器11の負入力端子と補正信号発生器
22の出力端子との間に介在されている。このゲート回
路26は、ゲート端子に前記比較回路25からの出力信
号が与えられるようになっており、その出力信号がロウ
レベルの時には導通状態になって補正信号発生器22の
補正信号を通過させハイレベルの時には非導通状態とな
って補正信号をしゃ断するようになっている。27は電
圧判定回路であり、これは、入力端子に加減算器13か
らの加減算信号が与えられるようになっていて、その加
減算信号が零となると出力端子からハイレベルの出力信
号を出力するようになっている。28はイクスクルーシ
ブオア回路からなる論理回路であり、その第1の入力端
子には前記比較回路25の出力信号が与えられ、第2の
入力端子には前記電圧判定回路27の出力信号が与えら
れ、出力端子からの出力信号は前記ホールド回路24の
制御端子に与えられるようになっている。
次に、本実施例の作用につき第2図をも参照しながら説
明する。
今、周波数設定器8が第1の周波数F1を示す設定周波
数信号を出力しているとし、この時にホールド回路24
がホールド解除状態にあるとすると、設定周波数信号と
ホールド回路24の通過周波数信号との示す周波数は等
しく第1の周波数F1であるので、比較回路25の出力
信号はロウレベルであり、ゲート回路26は導通状態と
なって補正信号発生器22からの補正信号を通過させて
加減算器11の負入力端子に与える。又、周波数制御器
9にはホールド回路24からの第1の周波数F+を示す
通過周波数信号が与えられるので、周波数制御器9はこ
れに応じた出力パルスを出力して直流交流変換主回路6
のトランジスタに与えるようになり、直流交流変換主回
路6の交流出力の周波数は第1の周波数F1どなる。更
に、関数発生器10は第1の周波数Flに対応する出力
電圧■1を示す関数出力信号を出力するようになり、従
って、加減算器11は補正信号発生器22からの補正信
号により補正された出力電圧V1’を示す加減算出力信
号を出力するようになり、チョッパ制御器16は直流交
流交換主回路6の交流出力の電圧が出力電圧V1’ と
なるようにチョッパ4のトランジスタの導通タイミング
を制御する。このようにして、誘導電動機7が定周波数
たる第1の周波数F1での運転状態になると、加減算器
13の加減算出力信号が零になるので、電圧判定回路2
7の出力信号がハイレベルとなり、従って、論理回路2
8は二つの入力信号の内の一方のみがハイレベルとなっ
たことにより出力信号をハイレベルとするようになり、
ホールド回路24はホールド状態となって第1の周波数
Flを示す設定周波数信号をホールドしこれをホールド
周波数信号として出力する。この第1の周波数F1を示
すホールド周波数信号は周波数制御器9及び比較回路2
5に与えられるので、誘導電動17はその模も出力周波
数F1及び出力電圧■1/で運転を継続することになる
その後において、周波数設定器8により第1の周波数F
五から第2の周波数F2に高められた場合には、周波数
設定器8の設定周波数信号の示す第2の周波数F2はホ
ールド回路24のホールド周波数信号の示す第1の周波
数F1より大となり、比較回路25の出力信号がハイレ
ベルとなり、従って、ゲート回路26が非導通状態とな
って補正信号発生器22からの補正信号をしゃ断する。
これにより、加減算器11は補正前の出力電圧V1を示
す加減算出力信号を出力するようになり、加減算器13
は(VI Vt’)を示す加減算出力信号を出力するよ
うになる。即ち、加減算器13からの加減算出力信号の
示す値は零以外となるものであり、電圧判定回路27の
出力信号はロウレベルとなる。この場合、比較回路25
の出力信号が前述したようにハイレベルとなると、電圧
判定回路27の出力信号がロウレベルとなるまでの短い
時間は、論理回路28は二つの入力信号がともにハイレ
ベルになって出力信号を短時間だけロウレベルとするが
、このように論理回路28の出力信号が短時間だけロウ
レベルとなってもホールド回路24は直ちにはホールド
解除状態にはならず若干の遅延時間を有するものであり
、従って、ホールド回路24はMlの周波数F!を示す
ホールド周波数信号を出力し続けることになる。そして
、ホールド回路24の遅延時間の経過前に電圧判定回路
27の出力信号がロウレベルとなるものであり、論理回
路28は再び二つの入力信号の内の一方のみがハイレベ
ルとなったことにより出力信号をハイレベルとするよう
になり、ホールド回路24はホールド状態を続行するこ
とになる。その後、直流交流変換主回路6の交流出力の
電圧が補正前の出力電圧V1まで上昇すると、加減算器
13の加減算出力信号は零となり、電圧判定回路27の
出力信号がハイレベルとなり、論理回路28は二つの入
力信号がともにハイレベルとなったことにより出力信号
をロウレベルとする。これにより、ホールド回路24は
若干の遅延時間後にホールド解除状態になって第2の周
波数F2を示す設定周波数信号を通過させてこれを通過
周波数信号として出力するようになる。この結果、比較
回路25に与えられる設定周波数信号と通過周波数信号
とが示す周波数はともに第2の周波数F2となって、そ
の比較回路25の出力信号はロウレベルとなり、ゲー]
・回路26が導通状態になって補正信号発生器22から
の補正信号を通過させて加減算器11の負入力端子に与
えるようになる。又、ホールド回路24からの第2の周
波数F2を示す通過周波数は周波数制御器9に与えられ
るので、直流交流変換主回路6はその交流出力の周波数
が第2の周波数F2となるように制御されるとともに、
関数発生器10も第2図に示すF/V比に基づく関数出
力信号を出力することから加減算器13は補正信号によ
り補正した加減算出力信号を出力するようになるので、
チョッパ4は直流交流変換主回路6の交流出力の電圧が
第2の周波数F2に対応し且つ負荷電流が最小となるよ
うに補正された出力電圧となるように制御されるように
なる。
このように本実施例によれば、誘導電動R7を第1の周
波数F1からこれよりも高い第2の周波数F2に加速す
る場合に、直流交流変換主回路6の交流出力の電圧を補
正後の出力電圧V1′から補正前の出力電圧v1に復帰
させ、しかる後F/■比に基づいて第1の周波数F1か
ら第2の周波数F2に加速するようにしたので、従来と
は異なり加速開始時に負荷電流が急激に増加することは
なく、安定した加速運転が可能になる。
尚、上記実施例は本発明をチョッパ形PAM方式のイン
バータ装置に適用した場合であるが、これに限らず例え
ば位相制御形PAM方式或いはPWM(パルス幅変調)
方式のインバータ装置にも同様に適用することができる
その伯、本発明は上記し且つ図面に示す実施例にのみ限
定されるものではなく、要旨を逸脱しない範囲内で適宜
変形して実施し得ることは勿論である。
[発明の効果] 本発明は以上説明したように、負荷電流を最小にすべく
交流出力の電圧を補正するようにしたインバータ装置に
おいて、交流電動機を加速する時に交流出力の電圧を補
正前の電圧に復帰させるようにしたので、・負荷電流が
急激に増加することを防止し得て、安定した加速運転が
可能になるという優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック線図、第2図
は直流交流変換器のF/V比を示す特性図、第3図は従
来例を示すブロック線図である。 図面中、1は交流直流変換器、3は直流交流変換器、7
は誘導電動機(交流電動tl)、8は周波数設定器、1
7は制御回路、18は電圧補正回路(電圧補正手段)、
23は加速検出回路(状態検出回路)、26はゲート回
路(ゲート手段)を示す。 代理人  弁理士 則近 憲佑(ほか1名)第2図 第 3 図

Claims (1)

    【特許請求の範囲】
  1. 1、直流電力を交流出力に変換するための複数個のスイ
    ッチング素子からなる直流交流変換器と、この直流交流
    変換器のスイッチング素子の導通タイミングを制御して
    その直流交流変換器の交流出力の周波数及び電圧を制御
    する制御回路と、前記直流交流変換器の負荷電流を検出
    してこれが最小となるように前記制御回路に補正信号を
    与える電圧補正手段と、前記直流交流変換器の交流出力
    の周波数を検出してこれが定周波数状態から高くなった
    時に検出信号を出力する状態検出回路と、この状態検出
    回路からの検出信号に基づいて前記直流交流変換器の交
    流出力の電圧を電圧補正手段による補正前の電圧に復帰
    させるゲート手段とを具備してなるインバータ装置。
JP60125029A 1985-06-11 1985-06-11 インバ−タ装置 Pending JPS61285075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60125029A JPS61285075A (ja) 1985-06-11 1985-06-11 インバ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60125029A JPS61285075A (ja) 1985-06-11 1985-06-11 インバ−タ装置

Publications (1)

Publication Number Publication Date
JPS61285075A true JPS61285075A (ja) 1986-12-15

Family

ID=14900084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60125029A Pending JPS61285075A (ja) 1985-06-11 1985-06-11 インバ−タ装置

Country Status (1)

Country Link
JP (1) JPS61285075A (ja)

Similar Documents

Publication Publication Date Title
JP2914251B2 (ja) インバータ装置
US5550498A (en) Method and apparatus for charge pulse-width modulation control
JP2783555B2 (ja) 電力変換装置
US4878163A (en) Pulse width modulated inverter with high-to-low frequency output converter
KR870010679A (ko) Pwm 인버어터의 제어 시스템
KR900007696B1 (ko) 교류전동기의 구동장치
US4660137A (en) Inverter system
JPS61285075A (ja) インバ−タ装置
JPS60200770A (ja) 正弦波インバ−タ
JP2001218479A (ja) Pwm制御装置
JPS58105315A (ja) Pwm制御変換器の制御装置
SU951634A1 (ru) Способ управлени тиристорным инвертором напр жени
JPS62210868A (ja) パルス変調インバ−タの制御装置
JPH0145273Y2 (ja)
JPS61220014A (ja) 直流電源装置
JPS5644385A (en) Controlling method of power converter
SU1005248A1 (ru) Стабилизированный преобразователь посто нного напр жени в посто нное
JPS6064767A (ja) ア−ク溶接機用電源装置
JPH06209572A (ja) 電力変換装置におけるスイッチング素子の保護装置
JP2540327B2 (ja) リアクトル負荷の制御電源
JPH0432633B2 (ja)
JPH08275551A (ja) インバータのデッドタイム補償方法
JP2645123B2 (ja) 電力変換装置
SU1436229A1 (ru) Однотактный преобразователь посто нного напр жени
JP2712178B2 (ja) 光サイリスタのゲート制御装置