JPS61285577A - ベクトル命令処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用用野〕 本発明は、ベクトル命令を実行する機構（内蔵型アレイ
プロセッサ、以下ＩＡＰと略記する）を有する電子計算
機に係り、特に、条件コード（以下ＣＣと略記する）を
セットするベクトル命令の処理方式に関する。

〔発明の背景〕

本発明で対象とする計算機システムを第５図に示す、命
令ユニット１０は記憶制御ユニット２０を介して主記憶
装置３０より命令語を読み出し、該命令語中の命令コー
ドを解読し、それにしたがってオペランドデータを主記
憶装置３０または図示しないレジスタより読み出して演
算ユニット４０に送り、命令の実行を行おせる。演算ユ
ニット４０は、制御部４１によって演算器４２を制御し
て、前記のようにして送られたきたオペランドデータを
演算し、演算結果を主記憶袋Ｗ１３０またはレジスタに
格納する。演算ユニット４０の制御部４１は制御記憶を
内蔵し、そこにマイクロプログラム（マイクロ命令群）
を記憶している。実行する命令が命令ユニット１０によ
って定められると。

その命令に対応するマイクロ命令群が制御記憶から順次
読み出され、デコードされて演算部４２のコントロール
信号となる。１つのマイクロ命令は、１マシンサイクル
で実行される。

ＩＡＰ５０は、ベクトル命令を実行するユニットである
。ＩＡＰ５０は演算ユニット４０の場合と同様に制御部
５１と演算部５２を含み、命令ユニット１０および記憶
制御ユニット２０によって送られてきたオペランドデー
タを、制御部４１中のマイクロプログラムに従って演算
器５２で演算し、演算結果を主記憶装！！３０またはレ
ジスタに格納する。制御部５１はベクトル命令が実行さ
れている間、演算部５２の制御を行う。

第６図はベクトル命令の仕様を示したものである。命令
のＲ１フィールドで示された汎用レジスタで、ベクトル
の初期カウント、次の番号の汎用レジスタでベクトル長
を示す、Ｒ３フィールドで示されたアドレスにはＯＡ　
Ｖ　（Ｏｐｅｒａｎｄ　Ａ　ｄｄｒｅｓｓ　Ｔａｂｌｅ
）というテーブルがあり、後述する第２オペランド、第
３オペランド、第１オペランドのＶ　Ｄ　Ｔ　（Ｖｅｃ
ｔｏｒ　Ｄａｔａ　Ｔａｂｌｅ）コントロールベクトル
のアドレスを格納している。該アドレスで示されたＶＤ
Ｔには、ベクトルの先頭のアドレスとベクトルの各要素
の間隔（インクリメント値という）が格納されている。

以上のデータより、ベクトルの各要素のアドレスが計算
される。Ｂ２フィールドで示された汎用レジスタの値に
、Ｄ２フィールドの値を加えたアドレスにある８バイト
データの下８ビットは、ベクトル命令の副指令を表わし
、ベクトル命令の種類を示す。

本発明にかへわるベクトル命令は１条件コード（ＣＣ）
をセットする仕様の命令である。こＮではその一例とし
て、Ｖ　Ｓ　Ｍ　（Ｖｅｃｔｏｒ　Ｓｕｍ）命令をとり
あげることにする。

ＶＳＭ命令の仕様は、以下の通りである。第１オペラン
ドはスカシであり、Ｒ１フィールドで示された浮動小数
点レジスタにある。第２オペランドはベクトルであり、
第６図のようにアドレスづけされる。第１オペランドと
第２オペランドの各ベクトル要素が加えられ、その総和
がＲ１フィールドで示さ九た浮動小数点レジスタに格納
される。

たゾし、演算はコントロールベクトルというベクトルの
制御をうける。コントロールベクトルは、０．１からな
るベクトルであり、第２オペランドのベクトル要分だけ
の要素をもっているコントロールベクトルの各要素は、
同一要素番号の第２オペランドの要素に対応し、コント
ロールベクトル要素が１のときのみ演算をし、０のとき
実行しない。そして演算の最終結果に対し、ＣＣが以下
のように決定される。

ＣＣ＝Ｏ・・・結果がゼロ ＣＧ＝１・・・結果が負 ＣＣ＝２・・・結果が正 ただし、ベクトル長がＯまたはコントロールベクトルが
すべてＯの場合、即ち、演算を一度も行わない場合は、
演算開始時の浮動小数点レジスタの内容によってＣＣを
決める。

第７図は従来のＩＡＰの演算部５２の詳細構成図である
。５２１，５２２はワークレジスタであり、レジスタ（
ＷＢＲ）５２１には第１オペランド、演算の中間および
最終結果が格納される。レジスタ（ＷＡＲ）５２２には
、第２オペランドが格納される。加算器５２３はレジス
タ５２１とレジスタ５２２の値を演算する。レジスタ５
２５には、演算結果がセットされる。レジスタ５２４は
前述の浮動ｔＪＸ数点レジスタ（ＦＰＲ）である、セレ
クタ５２９は、ＣＣ生成論理回路５２６に入るデータを
、レジスタ５２１からのデータにするかレジスタ５２５
からのデータにするか切り分ける。

ＣＣ生成論理５２６は、入力データに関し、前述の基準
に従ってＣＣを定める。レジスタ５２７は該ＣＣをセッ
トする。

第８図は従来のＩＡＰにおけるＶＳＭ命令のマイクロプ
ログラムフローの概略を示したものである。このフロー
に従って第７図の動作を説明する。

なお、レジスタ５２１には命令ユニットｌＯにより前も
って第１オペランド力ｔセツトされているとする。

ステップ１でコントロールベクトルのレジスタ５２８へ
の格納を行い、ステップ２でＩＡＰ内の各制御レジスタ
をＶＳＭ命令にあわせてイニシャライズする。ステップ
３で第２オペランドの１番目の画素（エレメント１と書
くことにする）を読み出す。ステップ４では、読み出さ
れたエレメント１をレジスタ５２２にセットする。また
、次エレメント２を読み出す。ステップ５で、レジスタ
５２２（エレメント１）をレジスタ５２１　（第２オペ
ランド）に加え、結果を対応するコントロールベクトル
が１ならば、レジスタ５２１とレジスタ５２５にセット
する。また、読み出されたエレメント２をレジスタ５２
２にセットする。そして、エレメント３を読み出す。

ステップ６では、レジスタ５２５（第１オペランド＋エ
レメント１）の値からＣＣ生成論理回路５２６でＣＣを
作成し、対応するコントロールベクトルが１ならばレジ
スタ５２７にセットする。

また、レジスタ５２１　（第１オペランド＋エレメント
１）にレジスタ５２２（エレメント２）を加えて、対応
するコントロールベクトルが１ならば、結果をレジスタ
５２１，５２５にセットする。そして、読み出されたエ
レメント３をレジスタ５２２にセットし、エレメント４
を読み出す。

以後、ステップ６をエレメント数−３回繰り返し、その
度ごとにエレメントは１つずつ先に行く。

ステップｎ−４〜ｎ−２で最終エレメントが処理され、
最終結果がレジスタ５２１に入る。ステップｎ−１でセ
レクタ５２９をレジスタ５２１偏にし、ステップｎでレ
ジスタ５２１のデータからＣＣを生成し、レジスタ５２
７にセットする。

以上の動作を図示したものが第９図である。ｒＭ中、Ｏ
ＰＩは第１オペランドを、ａｉは第２オペランドのエレ
メントｉを表わす、ａＨは最終エレメントを表わす。

こ＼で、ステップｎ　−１とｎは後処理であり。

以下の理由により必要なものである。コントロールベク
トルが全て０．またはベクトル長＝０の場合、一度も演
算をしないわけだから、レジスタ５２７は一度もセット
されない。すなわち、ＣＣは前の命令のＣＣが残ったま
＼である。仕様では、このような場合、演算開始前の浮
動小数点レジスタの値によってＣＣを決めることになっ
ている。

演算は一度もしないわけだから、演算開始時の浮動小数
点レジスタの値がレジスタ５２１に残っているので、レ
ジスタ５２１の値を使ってＣＣをセットするのである。

このように、従来の計算機システムでは、マイクロプロ
グラムによる後処理（第８図のステップｎ−１，ｎ）で
ＣＣをセットし直しており、ベクトル命令の実行時間が
長くなるという欠点があった。

〔発明の目的〕

本発明の目的は、ＩＡＰを有する計算機システムにおい
て、従来のベクトル命令の処理ではＣＣの再セットによ
って実行時間が長くかＮった後処理を短縮することによ
り、ベクトル命令の実行を高速化にする処理方式を提供
することにある。

〔発明の概要〕

本発明は、従来、マイクロプログラムによる後処理中で
行っていたＣＣのセットを、実際に演算が始まる前にハ
ードウェアで第１オペランド＋０の演算を実行して行う
ことにより、後処理でＣＣをセットする場合のオーバヘ
ッドをなくしたことを特徴とするものである。

〔発明の実施例〕

第１図は本発明の一実施例の構成図であり、従来の第７
図に対応するものである。第７図と比べ、セレクタ５２
９がなくなった以外、それほど大きな構成上の相違はな
い。従って、各部の働きも第７図と同じである。

本発明の主眼は制御部５１の構成にある。第２図は制御
部５１の構成例を示したものである。

第２図において、制御部５１はＴＯ，ＴＩ、Ｔ２、Ｔ３
の４相クロツクで動くとしている。レジスタ５１０〜５
１８はＴ１セット、レジスタ５１９．５１ＡはＴ２セッ
トである。信号５３は、マイクロプログラムで「演算実
行」を指定すると、第５図における演算ユニット４０の
制御部４１から送出され、そのサイクルのＴＯから１サ
イクルの聞出る。信号５４はマイクロプログラムの実行
信号であり、同じく演算ユニット４０の制御部４１から
出て、そのサイクルのＴＯからＴ２まで出る。信号５５
はベクトル命令の副指令を表わし。

同じく演算ユニット４０の制御部４１から出て。

マイクロプログラムで「副指令をレジスタ５１４にセッ
ト」を指定すると、そのサイクルのＴＯから１サイクル
の開山る。信号５６は、副指令をレジスタ５１４にセッ
トすることを表わし、同じく演算ユニット４０の制御部
４１から送出され、マイクロプログラムで「副指令をレ
ジスタ５１４にセット」を指定すると、そのサイクルの
ＴＯから１サイクルの間に出る。

レジスタ５１０，５１１，５１２，５１３は、演算のス
テージを表わす。以下、これらのレジスタを演算サイク
ルレジスタ群と呼ぶことにする。

マイクロプログラムで「演算実行」を指示すると、その
サイクルのＴ１でレジスタ５１０が１になり。

その後、信号５４が来るたびに（すなわち、マイクロ命
令が１ステップ実行されるたびに）、レジスタ５１０の
値はレジスタ５１１，５１２，５１３と移る。レジスタ
５１４は、命令の開始時にベクトル命令の副指令が格納
され、次の命令時まで内容は不変でデコーダ５１Ｂによ
ってデコードされ、そのデコード信号が演算部５２の制
御信号になる。

レジスタ５１８は、ベクトル命令開始時に１サイクルの
間だけ１になる。レジスタ５１４，５１８より、ＶＳＭ
命令が起動されたことを示す信号５９が出る。以後、信
号５４が来るたびに（すなわち、マイクロ命令が１ステ
ップ実行されるたびに）、信号５９の値はレジスタ５１
５．５１６．５１７へと移る。すなわち、レジスタ５１
８はレジスタ５１５，５１６，５１７は、ベクトル命令
の開始時に起動される所のいわばダミーの演算ステージ
を形成している。これにより、命令で指定するオペラン
ドが演算する前に起動される。これらのレジスタをダミ
ーサイクル・レジスタ群に呼ぶことにする。

レジスタ５１１と５１５はオアされて、Ｔ２でレジスタ
５１９にセットさ九、信号５４とアンドがとられて信号
５７になる。同様に、レジスタ５１２と５１６はオアさ
れて、Ｔ２でレジスタ５ＩＡにセットされ、信号５４と
アンドがとられて信号５８になる。信号５７はレジスタ
６２５（加算器６２３の出力レジスタ）のセット信号、
信号５８はレジスタ６２７（ＣＧレジスタ）のセット信
号である。なお、レジスタ６２２，６２１のセット信号
については１本発明と直接関係がないので省略する。

本発明によるＩＡＰ５０によってＶＳＭ命令を実行する
マイクロプログラムの一例を第３図に示す、第８図の従
来のマイクロプログラムと異なる点は、ステップ２にお
ける制御レジスタのイニシャライズが副指令のレジスタ
５１４へのセットに変わった点と、演算とＣＣのセット
をハードウェア制御にして、マイクロプログラムで「演
算実行」を指定すればハードウェアがそのサイクルで演
算実行して、結果をレジスタ５２１，５２５にセットし
、次のサイクルでＣＣをセットするようにした点で、及
び後処理でＣＣの再セットを行わない点である。

第３図のマイクロプログラムを実行したときのタイムチ
ャートを第４図に示す。

命令開始に先立って、命令ユニット１０はレジスタ６２
２で１′０”、レジスタ６２１に第１オペランド（レジ
スタ６２４の内容）をセットしている。

ステップ２のＴ１でレジスタ５１４に副指令（ＶＳＭ）
がセットされ、以後、次の命令まで値を保つ、また、ス
テップ２のＴ１でレジスタ５１８が１になり、ステップ
３，４．５で、この値がレジスタ５Ｌ５，５１６，５１
７へと移る。ステップ３．４，５，６，７では「演算実
行」が指定されているので、それぞれのサイクルのＴ１
でレジスタ５１Ｏがセットされ、ステップごとに、その
値がレジスタ５１１，５１２，５１３へと移る。

結果、レジスタ５１８．レジスタｓｉｓ、ｓｔ６．５１
７のダミーサイクル・レジスタ群による信号５７はステ
ップ４のＴＯで、信号５８はステップ５のＴＯでそれぞ
れ出力され、「第１オペランド＋０」がステップ４のＴ
１でレジスタ６２５゜６２１に、このｒ第１オペランド
＋０」に対応するＣＣが、ステップ５のＴｌでレジスタ
６２７に入る。レジスタ５１０，５１１，５１２，５１
３の演算サイクルレジスタ群による信号５７はステップ
５以後に、信号５８はステップ６以後に出る演算ステー
ジレジスタによる実行の様子は第４図の通り、［演算実
行」を指定したサイクルの次の次のサイクルのＴ１で演
算結果がレジスタ６２５にセットされ、その次のサイク
ルでＣＣがセットされる。この時対応するコントロール
ベクトルがＯであると、レジスタ６２５，６２７のセッ
トは行われない。

このような方式であるため、演算が行われる指令（ベク
トル長がＯでなく、かつ、コントロールベクトルが全て
０でない）、最後の演算結果に対するＣＣが最終的に残
り、演算が行われない場合（ベクトル長が０か、コント
ロールベクトルが全てＯの場合）、命令の最初に第１オ
ペランドに対するＣＣをセットし、以後、演算は行わな
いのでＣＣはセットされず、最終的に第１オペランドの
最初の値に対するＣＣが残るため、確かに命令仕様を満
たしている。

〔発明の効果〕

本発明によれば、ベクトル命令を実行する機構を有する
計算機システムにおいて、ベクトル命令の後処理でのＣ
Ｃの再セットをする必要がなくなるので、実行時間が短
縮できる。

【図面の簡単な説明】

第１図は本発明による計算機システムの主要部の一実施
例を示す図、第２図は第１図における制御部の構成例を
示す図、第３図は本発明を実施するマイクロプログラム
の一例を示す図、第４図は本発明の詳細な説明するため
のタイミング図、第５図は本発明で対象とする計算機シ
ステムの構成図、第６図は本発明で扱うベクトル命令の
形式を示す図、第７図は第１図に対する従来の構成例を
示す図、第８１１は従来のベクトル命令のマイクロプロ
グラムの一例を示す図、第９図は従来のベクトル命令の
実行経過を示す図である。 １０・・・命令ユニット、　２０・・・記憶制御ユニッ
ト、　３０・・・主記憶装置、　４０・・・演算ユニッ
ト、　　５０・・・内蔵型アレイプロセッサ、５１・・
・制御部、　５２・・・演算部、　５１０，５１１゜５
１２．５１３・・・演算サイクルレジスタ群。 ５１５．５１６，５１７，５１８・・・ダミーサイクル
・レジスタ群。 ゝ【− 第　　１　　図 ｓ質Ｖ−＝ｙト剰ｏｒ４ｆ４１ 第　　２　　図 第　　３　　図 第　　７　　図 ？−１１集＝γト多シ９１奮ｒ４１ 第　　９　　図

Claims (1)

【特許請求の範囲】
1. （１）ベクトル命令をマイクロプログラム制御により実
   行する機構を有する電子計算機において、命令の種類を
   セットしておくレジスタと、命令の種類がセットされた
   ことを示すレジスタと、該レジスタの内容をマイクロプ
   ログラムのステップが実行されるたびに後段へシフトす
   るシフトレジスタ群と、前記レジスタ群から、演算器の
   出力を演算器の出力レジスタにセットする信号、該レジ
   スタの内容から生成された条件コードを条件コードレジ
   スタにセットする信号を生成する手段とを設け、命令で
   指定されたオペランドの実行に先立って、演算器開始前
   のオペランドに対する条件コードを前記条件コードレジ
   スタにセットすることを特徴とするベクトル命令処理方
   式。