JPS61285759A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS61285759A JPS61285759A JP60126286A JP12628685A JPS61285759A JP S61285759 A JPS61285759 A JP S61285759A JP 60126286 A JP60126286 A JP 60126286A JP 12628685 A JP12628685 A JP 12628685A JP S61285759 A JPS61285759 A JP S61285759A
- Authority
- JP
- Japan
- Prior art keywords
- accumulated
- region
- electrons
- emitter
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/197—Bipolar transistor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換装置に関する。 ［従来技術］ 第３図（ａ）は、特開昭８０−１２７５９号公報〜特開
昭１１１０−１２７１１ｔ５号公報に記載されている光
電変換装置の平面図、第３図（ｂ）は、そのＩ−Ｉ線断
面図である。 両図において、ｎシリコ〉・基板１０１上に光センサセ
ルが形成され配列されており、各光センサセルは５ｉ０
２ 、 Ｓｉ３ Ｎ４ 、又はポリシリコン等より成る
素子分離領域１０２によって隣接する光センサセルから
電気的に絶縁されている。 各光センサセルは次のような構成を宥する。 エピタキシャル技術等で形成される不純物法度の低いｎ
−領域１０３上にはｐタイプの不純物をドーピングする
ことでＰ領域１０４が形成され、ｐ領域１０４には不純
物拡散技術又はイオン注入技術等によってｎ中領域１０
５が形成されている。ｐ領域１０４およびｎ中領域１０
５は、各々バイポーラトランジスタのベースおよびエミ
ッタである。 このように各領域が形成されたｎ−領域１０３上には酸
化膜１０６が形成され、酸化膜１０Ｂ上に所定の面積を
有するキャパシタ電極１０７が形成されている。キャパ
シタ電極１０７は酸化膜１０Ｂを挟んでｐ領域１０４と
対向し、キャパシタ電極１０７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域１０４の電位を制御する
。 その他に、ｎ中領域１０５に接続されたエミッタ電極１
０Ｂ、エミッタ電極１０８から信号を外部へ読出す配線
１０８、キャパシタ電極１０７に接続された配線１１０
、基板１０１の裏面に不純物濃度の高いｎ中領域１１
１ 、およびバイポーラトランジスタのコレクタに電位
を与えるための電極１１２がそれぞれ形成されている。 次に、基本的な動作を説明する。光１１３はバイポーラ
トランジスタのベースであるＰ領域１０４へ入射し、光
量に対応した電荷がｐ領域１０４に蓄積される（蓄積動
作）、蓄積された電荷によってベース電位は変化し、そ
の電位変化を浮遊状態にしたエミッタ電極１０Ｂから読
出すことで、入射光量に対応した電気信号を得ることが
できる（読出し動作）、また、ｐ領域１０４に蓄積され
た電荷を除去するには、エミッタ電極１０８を接地し、
キャパシタ電極１０７に正電圧のパルスを印加する（リ
フレッシュ動作）、この正電圧を印加することでｐ領域
１０４はｎ中領域１０５に対して順方向にバイアスされ
、蓄積された電荷が除去される。以後上記の蓄積、読出
し、リフレッシュという各動作が繰り返される。 要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるＰ領域１０４に蓄積し１
、その蓄積電荷量によってエミッタ電極１０８とコレク
タ電極１１２との間に流れる電流をコントロールするも
のである。したがって、蓄積された電荷を、各セルの増
幅機部により電荷増幅してから読出すわけであり、高出
力、高感度、さらに低雑音を達成できる。 また、光励起によってベースに蓄積されたホールにより
ベースに発生する電位Ｖｐは、Ｑ／Ｃで与えられる。こ
こでＱはベースに蓄積されたホールの電荷量、Ｃはベー
スに接続されている容量である。この式により明白な様
に、高集積化された場合、セル・サイズの縮小と共にＱ
もＣも小さくなることになり、光励起により発生する電
位Ｖｐは、はぼ一定に保たれることがわかる。したがっ
て。 ここで提案されている方式は、将来の高解像度化に対し
ても有利なものであると言える。 ［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置は、光によって
発生した電子・正孔対のうち正孔をベース領域に蓄積し
、しかも一般に正孔は電子に比べて易動度が小さいため
に、リフレッシュ動作に時間がかかり過ぎるという問題
点を有していた。特に低照度状態又は暗状態の時に、こ
の現象が顕著であり、リフレッシュ正電圧パルスのパル
ス幅を十分長くしないとベース電位が低下せず、残像現
象として現われる。 また、特に光センサセルの縦と横の寸法比が大きくセル
の内部抵抗が大きい場合、蓄積動作時にセル内に電位分
布が発生し、その結果たとえばエミッタ・ベース間容量
に蓄積される時間が長くなるという問題点も有していた
。 ［問題点を解決するための手段］ 上記従来の問題点を解決するために１本発明による光電
変換装置は、一導電型半導体より成る２個の主電極領域
と反対導電型半導体より成る制御電極領域とから成る半
導体トランジスタと、浮遊状態にした前記制御電極領域
の電位を制御するためのキャパシタとを有し、該キャパ
シタを介して浮遊状態にした前記制御電極領域の電位を
制御することによって、光によって発生したキャリアを
前記制御電極領域に蓄積し、該蓄積によって発生した蓄
積電圧によって制御された出力を読出し、又は蓄積され
た前記キャリアを消滅させる各動作を行う光電変換装置
において、 前記主電極領域がｐ型半導体、前記制御電極領域がｎ型
半導体で各々構成され、該制御電極領域に蓄積されるキ
ャリアが電子であることを特徴とする。 ［作用］ このように構成することで、電子の大きな易動度を利用
することができ、従来のような電位分布が発生すること
がなく、蓄積およびリフレッシュの各動作を短時間で完
全に行うことができる。 ［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。 第１図（ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図（ｂ）は、その一つのセルのＡ−Ａ
’線断面図である。 第１図（ａ）および（ｂ）において、ｐシリコン基板ｌ
上にｐ−エピタキシャル層４が形成され、その中にＰ十
素子分離領域Ｂによって相互に電気的に絶縁された光セ
ンサセルが配列されている。 各光センサセルは、ｐ−エピタキシャル層４上にバイポ
ーラトランジスタのベース領域９、エミッタ領域１５゜ 酸化膜１２を挟んで、ベース領域９にパルスを印加する
ためのキャパシタの電極を兼ねている電極用のポリシリ
コン１４、 そして、エミッタ領域１５に接続した電極１９およびポ
リシリコン１４に接続した電極１７、基板１の裏面に不
純物濃度の高いｐ十領域２、バイポーラトランジスタの
コレクタに接地又は負電位を与えるための電極２１．か
ら構成されている。 本実施例の基本動作を説明する。 まず、正電位にバイアスされたベース領域８を浮遊状態
とじ；光励起により発生した電子・ホール対のうち電子
をベース領域８に蓄積する（蓄積動作）、続いて、エミ
ッタ・ベース間を順方向にバイアスして、蓄積された電
子により発生した蓄積電圧によってバイポーラトランジ
スタの出力を制御し、浮遊状態のエミッタ側へ読出す（
読出し動作）、また、エミッタ側を接地し、キャパシタ
電極であるポリシリコン１４に負電圧のパルスを印加す
ることで、ベース領域８に蓄積された電子をエミッタ側
へ除去する（リフレッシュ動作）、蓄積されていた電子
が除去されることで、リフレッシュ用の負電圧パルスが
立上がった時点でベース領域８は正電位にバイアスされ
た初期状態とな′ る。 このように、易動度の大きい電子をベース領域９に蓄積
し、またベース領域８から除去するために、各動作を短
時間で確実に行うことができる。 第２図（ａ）〜（＋）は、本実施例の製造工程図である
。 まず、第２１ｉＵ（ａ）に示されるように、不純物濃度
Ｉ Ｘ １０１５〜５ Ｘ １０１８ｃｒ３のｎ型シリ
コン基板１の裏面に、不純物濃度Ｉ Ｘ １０１７〜Ｉ
Ｘ １０２０ｃ＋ｓ−３ノオーミックコンタクト用の
ｐ中層２をＢの拡散によって形成する。続いて、ｐ中層
２上に厚さ３０００〜７０００人の酸化膜３ （たとえ
ばＳｉ０２膜）をｃｖｎ法によって形成する。 酸化膜３はバックコートと呼ばれ、基板１が熱処理され
る際の不純物蒸気の発生を防止するものである。 次に、基板１の表面を、温度１１００℃、 ＩＣＩが２
１／１ｓｉｎ 、 Ｈ２が８０１ ／ ｗｉｎ （１）
条件で約１．５分間エツチングした後、例えばソースガ
ス５ｒＣ１４のＨ２バブル１５Ｍ／＋ｓｉｎ、ドーピン
グガス（Ｈ２希釈Ｂ２ ）１６ 、３ ＰＰＭ ）を１
２０ ｃｃ／ｓｉｎ 、 Ｈ２を１００１／ｗｉｎ流し
、成長温度１１１０℃でｐ−エピタキシャル層４（以下
、ｐ一層４とする）を形成する。この時の単結晶成長速
度は０．５ ＪＬ ｍ ／ ｗｉｎ、厚さは２〜１０ｇ
ｍ、そして不純物濃度はｌＸ１０１２〜１０１６ｃｍ−
３、好ましくは１０１２〜１０１４ ｃｍ−３である
蓄積領域を有する光電変換装置に関する。 ［従来技術］ 第３図（ａ）は、特開昭８０−１２７５９号公報〜特開
昭１１１０−１２７１１ｔ５号公報に記載されている光
電変換装置の平面図、第３図（ｂ）は、そのＩ−Ｉ線断
面図である。 両図において、ｎシリコ〉・基板１０１上に光センサセ
ルが形成され配列されており、各光センサセルは５ｉ０
２ 、 Ｓｉ３ Ｎ４ 、又はポリシリコン等より成る
素子分離領域１０２によって隣接する光センサセルから
電気的に絶縁されている。 各光センサセルは次のような構成を宥する。 エピタキシャル技術等で形成される不純物法度の低いｎ
−領域１０３上にはｐタイプの不純物をドーピングする
ことでＰ領域１０４が形成され、ｐ領域１０４には不純
物拡散技術又はイオン注入技術等によってｎ中領域１０
５が形成されている。ｐ領域１０４およびｎ中領域１０
５は、各々バイポーラトランジスタのベースおよびエミ
ッタである。 このように各領域が形成されたｎ−領域１０３上には酸
化膜１０６が形成され、酸化膜１０Ｂ上に所定の面積を
有するキャパシタ電極１０７が形成されている。キャパ
シタ電極１０７は酸化膜１０Ｂを挟んでｐ領域１０４と
対向し、キャパシタ電極１０７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域１０４の電位を制御する
。 その他に、ｎ中領域１０５に接続されたエミッタ電極１
０Ｂ、エミッタ電極１０８から信号を外部へ読出す配線
１０８、キャパシタ電極１０７に接続された配線１１０
、基板１０１の裏面に不純物濃度の高いｎ中領域１１
１ 、およびバイポーラトランジスタのコレクタに電位
を与えるための電極１１２がそれぞれ形成されている。 次に、基本的な動作を説明する。光１１３はバイポーラ
トランジスタのベースであるＰ領域１０４へ入射し、光
量に対応した電荷がｐ領域１０４に蓄積される（蓄積動
作）、蓄積された電荷によってベース電位は変化し、そ
の電位変化を浮遊状態にしたエミッタ電極１０Ｂから読
出すことで、入射光量に対応した電気信号を得ることが
できる（読出し動作）、また、ｐ領域１０４に蓄積され
た電荷を除去するには、エミッタ電極１０８を接地し、
キャパシタ電極１０７に正電圧のパルスを印加する（リ
フレッシュ動作）、この正電圧を印加することでｐ領域
１０４はｎ中領域１０５に対して順方向にバイアスされ
、蓄積された電荷が除去される。以後上記の蓄積、読出
し、リフレッシュという各動作が繰り返される。 要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるＰ領域１０４に蓄積し１
、その蓄積電荷量によってエミッタ電極１０８とコレク
タ電極１１２との間に流れる電流をコントロールするも
のである。したがって、蓄積された電荷を、各セルの増
幅機部により電荷増幅してから読出すわけであり、高出
力、高感度、さらに低雑音を達成できる。 また、光励起によってベースに蓄積されたホールにより
ベースに発生する電位Ｖｐは、Ｑ／Ｃで与えられる。こ
こでＱはベースに蓄積されたホールの電荷量、Ｃはベー
スに接続されている容量である。この式により明白な様
に、高集積化された場合、セル・サイズの縮小と共にＱ
もＣも小さくなることになり、光励起により発生する電
位Ｖｐは、はぼ一定に保たれることがわかる。したがっ
て。 ここで提案されている方式は、将来の高解像度化に対し
ても有利なものであると言える。 ［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置は、光によって
発生した電子・正孔対のうち正孔をベース領域に蓄積し
、しかも一般に正孔は電子に比べて易動度が小さいため
に、リフレッシュ動作に時間がかかり過ぎるという問題
点を有していた。特に低照度状態又は暗状態の時に、こ
の現象が顕著であり、リフレッシュ正電圧パルスのパル
ス幅を十分長くしないとベース電位が低下せず、残像現
象として現われる。 また、特に光センサセルの縦と横の寸法比が大きくセル
の内部抵抗が大きい場合、蓄積動作時にセル内に電位分
布が発生し、その結果たとえばエミッタ・ベース間容量
に蓄積される時間が長くなるという問題点も有していた
。 ［問題点を解決するための手段］ 上記従来の問題点を解決するために１本発明による光電
変換装置は、一導電型半導体より成る２個の主電極領域
と反対導電型半導体より成る制御電極領域とから成る半
導体トランジスタと、浮遊状態にした前記制御電極領域
の電位を制御するためのキャパシタとを有し、該キャパ
シタを介して浮遊状態にした前記制御電極領域の電位を
制御することによって、光によって発生したキャリアを
前記制御電極領域に蓄積し、該蓄積によって発生した蓄
積電圧によって制御された出力を読出し、又は蓄積され
た前記キャリアを消滅させる各動作を行う光電変換装置
において、 前記主電極領域がｐ型半導体、前記制御電極領域がｎ型
半導体で各々構成され、該制御電極領域に蓄積されるキ
ャリアが電子であることを特徴とする。 ［作用］ このように構成することで、電子の大きな易動度を利用
することができ、従来のような電位分布が発生すること
がなく、蓄積およびリフレッシュの各動作を短時間で完
全に行うことができる。 ［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。 第１図（ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図（ｂ）は、その一つのセルのＡ−Ａ
’線断面図である。 第１図（ａ）および（ｂ）において、ｐシリコン基板ｌ
上にｐ−エピタキシャル層４が形成され、その中にＰ十
素子分離領域Ｂによって相互に電気的に絶縁された光セ
ンサセルが配列されている。 各光センサセルは、ｐ−エピタキシャル層４上にバイポ
ーラトランジスタのベース領域９、エミッタ領域１５゜ 酸化膜１２を挟んで、ベース領域９にパルスを印加する
ためのキャパシタの電極を兼ねている電極用のポリシリ
コン１４、 そして、エミッタ領域１５に接続した電極１９およびポ
リシリコン１４に接続した電極１７、基板１の裏面に不
純物濃度の高いｐ十領域２、バイポーラトランジスタの
コレクタに接地又は負電位を与えるための電極２１．か
ら構成されている。 本実施例の基本動作を説明する。 まず、正電位にバイアスされたベース領域８を浮遊状態
とじ；光励起により発生した電子・ホール対のうち電子
をベース領域８に蓄積する（蓄積動作）、続いて、エミ
ッタ・ベース間を順方向にバイアスして、蓄積された電
子により発生した蓄積電圧によってバイポーラトランジ
スタの出力を制御し、浮遊状態のエミッタ側へ読出す（
読出し動作）、また、エミッタ側を接地し、キャパシタ
電極であるポリシリコン１４に負電圧のパルスを印加す
ることで、ベース領域８に蓄積された電子をエミッタ側
へ除去する（リフレッシュ動作）、蓄積されていた電子
が除去されることで、リフレッシュ用の負電圧パルスが
立上がった時点でベース領域８は正電位にバイアスされ
た初期状態とな′ る。 このように、易動度の大きい電子をベース領域９に蓄積
し、またベース領域８から除去するために、各動作を短
時間で確実に行うことができる。 第２図（ａ）〜（＋）は、本実施例の製造工程図である
。 まず、第２１ｉＵ（ａ）に示されるように、不純物濃度
Ｉ Ｘ １０１５〜５ Ｘ １０１８ｃｒ３のｎ型シリ
コン基板１の裏面に、不純物濃度Ｉ Ｘ １０１７〜Ｉ
Ｘ １０２０ｃ＋ｓ−３ノオーミックコンタクト用の
ｐ中層２をＢの拡散によって形成する。続いて、ｐ中層
２上に厚さ３０００〜７０００人の酸化膜３ （たとえ
ばＳｉ０２膜）をｃｖｎ法によって形成する。 酸化膜３はバックコートと呼ばれ、基板１が熱処理され
る際の不純物蒸気の発生を防止するものである。 次に、基板１の表面を、温度１１００℃、 ＩＣＩが２
１／１ｓｉｎ 、 Ｈ２が８０１ ／ ｗｉｎ （１）
条件で約１．５分間エツチングした後、例えばソースガ
ス５ｒＣ１４のＨ２バブル１５Ｍ／＋ｓｉｎ、ドーピン
グガス（Ｈ２希釈Ｂ２ ）１６ 、３ ＰＰＭ ）を１
２０ ｃｃ／ｓｉｎ 、 Ｈ２を１００１／ｗｉｎ流し
、成長温度１１１０℃でｐ−エピタキシャル層４（以下
、ｐ一層４とする）を形成する。この時の単結晶成長速
度は０．５ ＪＬ ｍ ／ ｗｉｎ、厚さは２〜１０ｇ
ｍ、そして不純物濃度はｌＸ１０１２〜１０１６ｃｍ−
３、好ましくは１０１２〜１０１４ ｃｍ−３である
【
第２図〔５月。 なお、ｐ一層４の品質を向上させるためには、基板をま
ず１１５０−１２５０℃の高温処理で表面近傍から酸素
を除去し、その後８００℃程度の長時間熱処理により基
板内部にマイクロディフェクトを多数発生させ、デヌー
デットゾーンを有するイントリンシックゲッタリングの
行える基板にしておくことも極めて有効である。 饅いて、ｐ一層４上に厚さ５００〜１５００人のバッフ
ァ用の酸化膜８をパイロジェネック酸化等の通常技術に
より形成する。 酸化膜８は、ベース領域をイオン注入によって形成する
際のチャネリング防止および表面欠陥防止のために設け
られる。 次に、レジスト１０を塗布し、ベース領域となる部分を
選択的に除去する 【第２図（ｃ）］。 続いて、 Ｐ” 、 Ａｇ＋イオン又はＳｂ＋イオンを
ウェハへ打込む、この表面濃度はｌＸ１Ｇ１５ 〜５×
１０１８ｃｍ−３、望ましくは１〜２０Ｘ １０”８ｃ
「３であり、イオン注入量は７Ｘ１０１１〜Ｉ Ｘ １
０１５ｃｍ−２，望ましくはＩ Ｘ １０１２〜ｌ Ｘ
ｌＧ１４ｃｍ−２テある。 こうしてイオンが注入されると、レジスト１０を除去し
た後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散によ
ってベース領域９を所定の深さまで形成すると同時に、
基板１の表面に酸化膜１１を厚く形成する。続いて、素
子分離領域Ｂを形成する部分の酸化膜１１を選択的に除
去する 【第２図（ｄ）］。 なお、ベース領域８の深さは、たとえば０．６〜Ｉｇｍ
程度であるが、その深さおよび不純物濃度は受光感度を
落とさず、且つベース領域８が完全に空乏化してパンチ
スルー状態とならない程度に設定する。 次に、素子分離領域σを形成する。この形成方法として
は、選択酸化法、溝掘り選択酸化法、溝埋込み法、不純
物拡散法、不純物拡散法と上記方法の併用等が提案され
ているが、本発明では一例として不純物拡散法を採用し
た。 まず、第２図（ｄ）に示す酸化膜１１を拡散マスクとし
て、酸化膜１１を選択的に除去し、その除去された部分
にｐ型不純物を拡散する。 続いて、ウニへ上に形成されたボロンナイトライド（以
下ＢＮとする）を第２図（ｄ）に示されるウェハと向い
合わせて拡散炉内に配置し、Ｎ２＋０２＋Ｎ２雰囲気で
８００℃の熱処理を行って不純物Ｂを含んだボロンガラ
スを酸化膜１１およびｐ−暦４上に付着させる。そして
、Ｎ２雰囲気中で１１００℃の熱処理を５〜１５分間加
えることで付着不純物Ｂを浅く拡散させる。その際、表
面に形成され、拡散の不均一を生じるポロンガラスをフ
ッ酸＋ＨＮＯ３によって除去する。 さらに、８００℃、Ｎ２ ＋０２雰囲気で酸化を行う
（３０〜ＧＯ分間）。この酸化によって、完全に除去さ
れなかったポロンガラスおよび不純物Ｂの付着工程で生
じた表面近傍の欠陥を酸化膜中に取り込むことができる
。 こうして形成された酸化膜をフッ酸で除去し、清浄で欠
陥の無い表面を露出させる。 続イテ、９５０〜１０５０℃、Ｎ２ ＋０２雰囲気テ３
０〜５０分間の押込み（ドライブイン）を行い素子分離
領域８を形成する。この素子分離領域６の表面濃度は】
０１７〜１０２１ｃｍ−３が望ましく、上記方法の墓に
不純物拡散法としては叶イオン又はＢＦｚ＋イオンのイ
オン注入法によって形成することも可能である。 こうして素子分離領域８およびベース領域８が形成され
ると、酸化膜１１を全面剥離する。 更に酸化工程を通
して基板ｌ上に厚い酸化膜１２を形成する。続いて、キ
ャパシタ電極１４およびエミッタ領域１５を形成する部
分の酸化膜１２を選択的に除去し、この開口部に各々酸
化膜７および酸化膜７ ′を厚さ１００〜１０００人形
成する ［第２図（ｅ）］。 その後、不純物ドープのポリシリコンを （Ｎ ２＋Ｓ
ｉＨ４＋Ａｓ Ｎ３ ）又は（Ｎ２ ＋ＳｉＨ４＋Ｂ
２Ｈｅ）等のガスでＣＶＤ法により堆積する。堆積温度
は５５０〜８００℃程度、厚さは２０００〜７０００人
である。勿論、ノンドープのポリシリコンをＣＶＤ法で
堆積しておいて、その後Ａｓ、 Ｐ又はＢを拡散しても
良い、こうして堆積したポリシリコン膜をフォトリング
ラフィ工程で部分的にエツチング除去し、キャパシタ電
極としてのポリシリコン１４を形成する 【第２図（ｆ
）］。 次に、イオン注入法により、エミッタ領域を形成する部
分に酸化Ｍ７′を通してＢ 、 ＢＦ２等の不純物イオ
ンを打込み、熱処理を行うことでエミッタ領域１５を形
成する ［第２図（ｇ）］。 次に、厚さ３０００〜７０００人ノＰＳＧ膜又ハ５ｉ０
２膜１６を上述のガス系のＣＶＤ法で堆積し、続いて、
マスク合せ工程とエツチング工程とによりポリシリコン
１４上にコンタクト電子を開ける。このコンタクト電子
に電極１７ （ＡＩ、Ａｌ−５ｔ 、 ＡＩ−ｃｌｌ−
Ｓｉ等の金属）を真空蒸着又はスパッタリングによって
堆積させる ［第２図（ｈ）］。 続いて、ＰＳＧ膜又はＳｉ０２膜等の層間絶縁膜１８を
ＣＶＤ法で厚さ３０００〜３０００人堆積させる。そし
て、マスク合せ及びエツチング工程により、エミッタ領
域１５上にコンタクトホールを開け、電極１９ （Ａ１
． Ａｌ−９ｉ 、 Ａｌ−Ｃｕ−８ｉ等の金属）を形
成する（第２図（ｉ）１゜ そして最後に、パッシベーション膜２０ （ＰＳＧ ｌ
ｌｊ又はＳｉ３ Ｎ ４膜等）をＣＶＤ法によって形成
し、ウェハ裏面に電極２１ （ＡＩ、Ａｌ−５ｉ、 Ａ
ｕ等の金属）を形成して、第１図（ａ）および（ｂ）に
示す光電変換装置が完成する。 ［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、主電極領域がｐ型半導体、前記制御電極領域がｎ型
半導体で各々構成され、該制御電極領域に蓄積されるキ
ャリアが電子であることを特徴とする。 したがって、電子の大きな易動度を利用することができ
るために、従来のような残像現象を完全に防止すること
ができるとともに、蓄積、リフレッシュ等の動作を従来
に比べて大幅に高速化することができる。 また、従来のようにセルの形状によって電位分布が発生
することがなくなり、各動作の安定化を達成することで
きる。
第２図〔５月。 なお、ｐ一層４の品質を向上させるためには、基板をま
ず１１５０−１２５０℃の高温処理で表面近傍から酸素
を除去し、その後８００℃程度の長時間熱処理により基
板内部にマイクロディフェクトを多数発生させ、デヌー
デットゾーンを有するイントリンシックゲッタリングの
行える基板にしておくことも極めて有効である。 饅いて、ｐ一層４上に厚さ５００〜１５００人のバッフ
ァ用の酸化膜８をパイロジェネック酸化等の通常技術に
より形成する。 酸化膜８は、ベース領域をイオン注入によって形成する
際のチャネリング防止および表面欠陥防止のために設け
られる。 次に、レジスト１０を塗布し、ベース領域となる部分を
選択的に除去する 【第２図（ｃ）］。 続いて、 Ｐ” 、 Ａｇ＋イオン又はＳｂ＋イオンを
ウェハへ打込む、この表面濃度はｌＸ１Ｇ１５ 〜５×
１０１８ｃｍ−３、望ましくは１〜２０Ｘ １０”８ｃ
「３であり、イオン注入量は７Ｘ１０１１〜Ｉ Ｘ １
０１５ｃｍ−２，望ましくはＩ Ｘ １０１２〜ｌ Ｘ
ｌＧ１４ｃｍ−２テある。 こうしてイオンが注入されると、レジスト１０を除去し
た後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散によ
ってベース領域９を所定の深さまで形成すると同時に、
基板１の表面に酸化膜１１を厚く形成する。続いて、素
子分離領域Ｂを形成する部分の酸化膜１１を選択的に除
去する 【第２図（ｄ）］。 なお、ベース領域８の深さは、たとえば０．６〜Ｉｇｍ
程度であるが、その深さおよび不純物濃度は受光感度を
落とさず、且つベース領域８が完全に空乏化してパンチ
スルー状態とならない程度に設定する。 次に、素子分離領域σを形成する。この形成方法として
は、選択酸化法、溝掘り選択酸化法、溝埋込み法、不純
物拡散法、不純物拡散法と上記方法の併用等が提案され
ているが、本発明では一例として不純物拡散法を採用し
た。 まず、第２図（ｄ）に示す酸化膜１１を拡散マスクとし
て、酸化膜１１を選択的に除去し、その除去された部分
にｐ型不純物を拡散する。 続いて、ウニへ上に形成されたボロンナイトライド（以
下ＢＮとする）を第２図（ｄ）に示されるウェハと向い
合わせて拡散炉内に配置し、Ｎ２＋０２＋Ｎ２雰囲気で
８００℃の熱処理を行って不純物Ｂを含んだボロンガラ
スを酸化膜１１およびｐ−暦４上に付着させる。そして
、Ｎ２雰囲気中で１１００℃の熱処理を５〜１５分間加
えることで付着不純物Ｂを浅く拡散させる。その際、表
面に形成され、拡散の不均一を生じるポロンガラスをフ
ッ酸＋ＨＮＯ３によって除去する。 さらに、８００℃、Ｎ２ ＋０２雰囲気で酸化を行う
（３０〜ＧＯ分間）。この酸化によって、完全に除去さ
れなかったポロンガラスおよび不純物Ｂの付着工程で生
じた表面近傍の欠陥を酸化膜中に取り込むことができる
。 こうして形成された酸化膜をフッ酸で除去し、清浄で欠
陥の無い表面を露出させる。 続イテ、９５０〜１０５０℃、Ｎ２ ＋０２雰囲気テ３
０〜５０分間の押込み（ドライブイン）を行い素子分離
領域８を形成する。この素子分離領域６の表面濃度は】
０１７〜１０２１ｃｍ−３が望ましく、上記方法の墓に
不純物拡散法としては叶イオン又はＢＦｚ＋イオンのイ
オン注入法によって形成することも可能である。 こうして素子分離領域８およびベース領域８が形成され
ると、酸化膜１１を全面剥離する。 更に酸化工程を通
して基板ｌ上に厚い酸化膜１２を形成する。続いて、キ
ャパシタ電極１４およびエミッタ領域１５を形成する部
分の酸化膜１２を選択的に除去し、この開口部に各々酸
化膜７および酸化膜７ ′を厚さ１００〜１０００人形
成する ［第２図（ｅ）］。 その後、不純物ドープのポリシリコンを （Ｎ ２＋Ｓ
ｉＨ４＋Ａｓ Ｎ３ ）又は（Ｎ２ ＋ＳｉＨ４＋Ｂ
２Ｈｅ）等のガスでＣＶＤ法により堆積する。堆積温度
は５５０〜８００℃程度、厚さは２０００〜７０００人
である。勿論、ノンドープのポリシリコンをＣＶＤ法で
堆積しておいて、その後Ａｓ、 Ｐ又はＢを拡散しても
良い、こうして堆積したポリシリコン膜をフォトリング
ラフィ工程で部分的にエツチング除去し、キャパシタ電
極としてのポリシリコン１４を形成する 【第２図（ｆ
）］。 次に、イオン注入法により、エミッタ領域を形成する部
分に酸化Ｍ７′を通してＢ 、 ＢＦ２等の不純物イオ
ンを打込み、熱処理を行うことでエミッタ領域１５を形
成する ［第２図（ｇ）］。 次に、厚さ３０００〜７０００人ノＰＳＧ膜又ハ５ｉ０
２膜１６を上述のガス系のＣＶＤ法で堆積し、続いて、
マスク合せ工程とエツチング工程とによりポリシリコン
１４上にコンタクト電子を開ける。このコンタクト電子
に電極１７ （ＡＩ、Ａｌ−５ｔ 、 ＡＩ−ｃｌｌ−
Ｓｉ等の金属）を真空蒸着又はスパッタリングによって
堆積させる ［第２図（ｈ）］。 続いて、ＰＳＧ膜又はＳｉ０２膜等の層間絶縁膜１８を
ＣＶＤ法で厚さ３０００〜３０００人堆積させる。そし
て、マスク合せ及びエツチング工程により、エミッタ領
域１５上にコンタクトホールを開け、電極１９ （Ａ１
． Ａｌ−９ｉ 、 Ａｌ−Ｃｕ−８ｉ等の金属）を形
成する（第２図（ｉ）１゜ そして最後に、パッシベーション膜２０ （ＰＳＧ ｌ
ｌｊ又はＳｉ３ Ｎ ４膜等）をＣＶＤ法によって形成
し、ウェハ裏面に電極２１ （ＡＩ、Ａｌ−５ｉ、 Ａ
ｕ等の金属）を形成して、第１図（ａ）および（ｂ）に
示す光電変換装置が完成する。 ［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、主電極領域がｐ型半導体、前記制御電極領域がｎ型
半導体で各々構成され、該制御電極領域に蓄積されるキ
ャリアが電子であることを特徴とする。 したがって、電子の大きな易動度を利用することができ
るために、従来のような残像現象を完全に防止すること
ができるとともに、蓄積、リフレッシュ等の動作を従来
に比べて大幅に高速化することができる。 また、従来のようにセルの形状によって電位分布が発生
することがなくなり、各動作の安定化を達成することで
きる。
第１図（ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図（ｂ）は、その一つのセルのＡ−Ａ
’線断面図、 第２図（ａ）〜（ｉ）は、本実施例の製造工程図、第３
図（ａ）は、特開昭８０−１２７５１号公報〜特開昭８
０−１２７８５号公報に記載されている光電変換装置の
平面図、第３図（ｂ）は、そのＩ−Ｉ線断面図である。 ｌ＠拳・ｐシリコン基板 ４・・・ｐ−エピタキシャル層 ６・・・素子分離領域 ７拳・・酸化膜 ８番・幸ベース領域 １４・・・ポリシリコン（キャパシタ電極）１５・・・
エミッタ領域 代理人 弁理士 山 下 積 平 部１図（０） 第１図（ｂ） 第２図（０） 第２図（ｂ） 第２図（ｄ） 第２図（ｅ） 第２閃（ｆ） 第２１！！Ｑ （（ｊ） 第２図（ｈ） 第２図（ｉ） 第３＠（０） 第３図（ｂ）
の平面図、第１図（ｂ）は、その一つのセルのＡ−Ａ
’線断面図、 第２図（ａ）〜（ｉ）は、本実施例の製造工程図、第３
図（ａ）は、特開昭８０−１２７５１号公報〜特開昭８
０−１２７８５号公報に記載されている光電変換装置の
平面図、第３図（ｂ）は、そのＩ−Ｉ線断面図である。 ｌ＠拳・ｐシリコン基板 ４・・・ｐ−エピタキシャル層 ６・・・素子分離領域 ７拳・・酸化膜 ８番・幸ベース領域 １４・・・ポリシリコン（キャパシタ電極）１５・・・
エミッタ領域 代理人 弁理士 山 下 積 平 部１図（０） 第１図（ｂ） 第２図（０） 第２図（ｂ） 第２図（ｄ） 第２図（ｅ） 第２閃（ｆ） 第２１！！Ｑ （（ｊ） 第２図（ｈ） 第２図（ｉ） 第３＠（０） 第３図（ｂ）
Claims (1)
- （１）一導電型半導体より成る２個の主電極領域と反対
導電型半導体より成る制御電極領域とから成る半導体ト
ランジスタと、浮遊状態にした前記制御電極領域の電位
を制御するためのキャパシタとを有し、該キャパシタを
介して浮遊状態にした前記制御電極領域の電位を制御す
ることによって、光によって発生したキャリアを前記制
御電極領域に蓄積し、該蓄積によって発生した蓄積電圧
によって制御された出力を読出し、又は蓄積された前記
キャリアを消滅させる各動作を行う光電変換装置におい
て、 前記主電極領域がｐ型半導体、前記制御 電極領域がｎ型半導体で各々構成され、該制御電極領域
に蓄積されるキャリアが電子であることを特徴とする光
電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60126286A JPS61285759A (ja) | 1985-06-12 | 1985-06-12 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60126286A JPS61285759A (ja) | 1985-06-12 | 1985-06-12 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285759A true JPS61285759A (ja) | 1986-12-16 |
Family
ID=14931451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60126286A Pending JPS61285759A (ja) | 1985-06-12 | 1985-06-12 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238154A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 光電変換装置 |
| FR2638042A1 (fr) * | 1988-10-14 | 1990-04-20 | Thomson Csf | Procede pour reduire la remanence d'un phototransistor, notamment de type nipin |
-
1985
- 1985-06-12 JP JP60126286A patent/JPS61285759A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238154A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 光電変換装置 |
| FR2638042A1 (fr) * | 1988-10-14 | 1990-04-20 | Thomson Csf | Procede pour reduire la remanence d'un phototransistor, notamment de type nipin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61285757A (ja) | 光電変換装置 | |
| US4743955A (en) | Photoelectric converting device | |
| US4952523A (en) | Process for fabricating charge-coupled device with reduced surface state at semiconductor-insulator interface | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US3832246A (en) | Methods for making avalanche diodes | |
| EP0206650B1 (en) | Photoelectric conversion device | |
| US5309013A (en) | Photoelectric conversion device | |
| US4654678A (en) | Avalanche photodiode | |
| EP0200531B1 (en) | Photoelectric conversion device | |
| JPS61252659A (ja) | 光電変換装置 | |
| EP0200552A1 (en) | Photoelectric converting device | |
| JPH0620120B2 (ja) | 半導体装置 | |
| JPS60251657A (ja) | 半導体装置 | |
| CA1073558A (en) | Method of fabricating large area, high voltage pin photodiode devices | |
| JPH069232B2 (ja) | 半導体装置の製造方法 | |
| JPS61265863A (ja) | 光電変換装置 | |
| JPH07162025A (ja) | 半導体紫外線センサ | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JPS6313369A (ja) | 光電変換装置 | |
| JP2651045B2 (ja) | 固体撮像素子の製造方法 | |
| JPS6328505B2 (ja) | ||
| JPS63131570A (ja) | 光電変換装置 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPS59158681A (ja) | 固体撮像装置 | |
| JPS60235458A (ja) | 光電変換装置 |