JPS61287130A - 電子素子用チツプキヤリア - Google Patents
電子素子用チツプキヤリアInfo
- Publication number
- JPS61287130A JPS61287130A JP60128514A JP12851485A JPS61287130A JP S61287130 A JPS61287130 A JP S61287130A JP 60128514 A JP60128514 A JP 60128514A JP 12851485 A JP12851485 A JP 12851485A JP S61287130 A JPS61287130 A JP S61287130A
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- printed wiring
- wiring board
- recess
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術号野］
本発明は、ＩＣパッケージなどのような電子素子の基板
として用いられる電子素子用チップキャリアに関するも
のである。
として用いられる電子素子用チップキャリアに関するも
のである。
［背景技術Ｊ
ＩＣパッケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパフケーノングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのり一ド７レームの替わりにプリント配線
板を用いる試みがなされている。
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパフケーノングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのり一ド７レームの替わりにプリント配線
板を用いる試みがなされている。
ここにおいて、近時の電子部品チップの高密度化は発熱
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配線板は樹脂系のもの
やセラミック系のものを基板として形成されており、熱
の伝導性が悪くて放熱を良好になすことができず、電子
部品チップのキャリアとしてプリント配線板を用いるこ
とについて゛の難点になっているものである。
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配線板は樹脂系のもの
やセラミック系のものを基板として形成されており、熱
の伝導性が悪くて放熱を良好になすことができず、電子
部品チップのキャリアとしてプリント配線板を用いるこ
とについて゛の難点になっているものである。
［発明の目的］
本発明は、上記の点に鑑みて為されたものであり、放熱
性に優れた電子素子用チップキャリアを提供することを
目的とするものである。
性に優れた電子素子用チップキャリアを提供することを
目的とするものである。
［発明の開示Ｊ
しかして本発明に係る電子素子用チップキャリ７は、金
属基板１の表面を絶縁層２で被覆すると共にこの絶縁層
２の表面に回路導体３を設けて金属ベースのプリント配
線板４を形成し、このプリント配線板４の表面の一部で
絶縁層２及び金属基板１の表層部を切欠して口部６を設
け、この四部６内に電子部品チップ５を実装して成るこ
とを特徴とするものであり、チップキャリアとして用い
るプリント配線板４を放熱性の良好な金属ベースで形成
するようにし、しかも電子部品チップ５を！！［６内に
て直接金属基板１に接触させた状態で金属基板１への伝
熱が良好におこなわれるようにして上記目的を達成した
ものであって、以下本発明を実施例により詳述する。
属基板１の表面を絶縁層２で被覆すると共にこの絶縁層
２の表面に回路導体３を設けて金属ベースのプリント配
線板４を形成し、このプリント配線板４の表面の一部で
絶縁層２及び金属基板１の表層部を切欠して口部６を設
け、この四部６内に電子部品チップ５を実装して成るこ
とを特徴とするものであり、チップキャリアとして用い
るプリント配線板４を放熱性の良好な金属ベースで形成
するようにし、しかも電子部品チップ５を！！［６内に
て直接金属基板１に接触させた状態で金属基板１への伝
熱が良好におこなわれるようにして上記目的を達成した
ものであって、以下本発明を実施例により詳述する。
チップキャリアとして用いる金属ベースのプリント配線
板４は例えば特公昭５６−３７７２０号公報に開示され
る方法などによりて作成することができる。すなわち、
まず１１ｉ１１２図（、）に示すように銅板、銅合金板
、綱−インバーー銅（Ｃｕ−Ｉｎｖ−ＣＵ）合金板、鉄
−ニッケル合金板、４２７０イ板、その他制板、鉄板、
アルミニウム板などで形成される金属基板１に貫通孔１
１を設けて、この金属基板１の表面にプリプレグ１２を
介して＃！箔などの金属箔１３を重ねる。プリプレグ１
２はガラス布などの基材にエポキシ樹脂やポリイミド樹
脂、テフロン等のフッ素樹脂などの樹脂フェスを含浸し
て加熱乾燥することによって作成される。そしてこのよ
うに金属基板１にプリプレグ１２と金属１Ｗ１３とを重
ねて加熱加圧成形をおこなうことによって、プリプレグ
１２中の含浸樹脂を滲出させて第２図（ｂ）のようにこ
の樹ｊ１１４で金属基板１の貫通孔１１を充填させるか
もしくは少な（とも貫通孔１１の内周面をこの樹脂１４
で被覆させる。
板４は例えば特公昭５６−３７７２０号公報に開示され
る方法などによりて作成することができる。すなわち、
まず１１ｉ１１２図（、）に示すように銅板、銅合金板
、綱−インバーー銅（Ｃｕ−Ｉｎｖ−ＣＵ）合金板、鉄
−ニッケル合金板、４２７０イ板、その他制板、鉄板、
アルミニウム板などで形成される金属基板１に貫通孔１
１を設けて、この金属基板１の表面にプリプレグ１２を
介して＃！箔などの金属箔１３を重ねる。プリプレグ１
２はガラス布などの基材にエポキシ樹脂やポリイミド樹
脂、テフロン等のフッ素樹脂などの樹脂フェスを含浸し
て加熱乾燥することによって作成される。そしてこのよ
うに金属基板１にプリプレグ１２と金属１Ｗ１３とを重
ねて加熱加圧成形をおこなうことによって、プリプレグ
１２中の含浸樹脂を滲出させて第２図（ｂ）のようにこ
の樹ｊ１１４で金属基板１の貫通孔１１を充填させるか
もしくは少な（とも貫通孔１１の内周面をこの樹脂１４
で被覆させる。
このようにして、プリプレグ１２の含浸樹脂が硬化する
ことによって形成される絶縁層２によって金属箔１３を
金属基板１の表面に貼り付けるようにするものであり、
こののち貫通孔１１の径よりも小さい径で樹脂１４と絶
縁層２と金属箔１３とに貫通して孔加工を施すことによ
って、第２図（ｅ）のようにスルーホール１５を形成さ
せる。このスルーホール１５はその内周面が＠ｆｉ１４
で被覆さ厩、金属基板１に対する絶縁性を確保すること
ができるものである。そして金属Ｗｉ１３にエツチング
などを施すことによって常法に従って回路形成をし、第
２図（ｄ）のように回路導体３を１８１層２の表面に設
けると共にスルーホール１５にスルーホールメッキ１６
などを施すことによって、金属基板１をベースとしたプ
リント配線板４を作成するものである。尚、このプリン
ト配線板４にあって、絶縁層２を形成するプリプレグ１
２としてはＦＲ−４程度の耐熱がラスエポキシを用いる
ようにするのが好ましいが、その他耐熱熱硬化性樹脂や
耐熱熱可塑性樹脂を金属基板１の表面に塗布することに
よって絶縁層２を形成させることもできる。
ことによって形成される絶縁層２によって金属箔１３を
金属基板１の表面に貼り付けるようにするものであり、
こののち貫通孔１１の径よりも小さい径で樹脂１４と絶
縁層２と金属箔１３とに貫通して孔加工を施すことによ
って、第２図（ｅ）のようにスルーホール１５を形成さ
せる。このスルーホール１５はその内周面が＠ｆｉ１４
で被覆さ厩、金属基板１に対する絶縁性を確保すること
ができるものである。そして金属Ｗｉ１３にエツチング
などを施すことによって常法に従って回路形成をし、第
２図（ｄ）のように回路導体３を１８１層２の表面に設
けると共にスルーホール１５にスルーホールメッキ１６
などを施すことによって、金属基板１をベースとしたプ
リント配線板４を作成するものである。尚、このプリン
ト配線板４にあって、絶縁層２を形成するプリプレグ１
２としてはＦＲ−４程度の耐熱がラスエポキシを用いる
ようにするのが好ましいが、その他耐熱熱硬化性樹脂や
耐熱熱可塑性樹脂を金属基板１の表面に塗布することに
よって絶縁層２を形成させることもできる。
そしてこのように形成したプリント配線板４にあって、
半導体チップなどの電子部品チップ５を実装すべき位置
において、プリント配線板４の表面の一部に座ぐり加工
を施して絶縁層２及び金属基板１の表層部を切削し、凹
部６をプリント配線板４の表面に設ける。二の凹部６は
絶縁層２が除去されると共に金属基板１の表層部が掘削
されで形成されることになるために、半導体チップなど
の電子部品チップ５を収めることができる程度の深さに
形成することができ、また凹部６の底部において金属基
板１が露出することになる。そして次いでこの凹部６内
に電子部品チップ５を搭載して電子部品チップ５の裏面
を凹部６の底部においで金属基板１に接触させ、第１図
に示すようにワイヤーボンディング１７などを電子部品
子ツブ５と回路導体３との闇に施すことによって、プリ
ント配線板４への電子部品チップ５の実装をおこなうも
のである。このようにしてプリント配＃Ｉ＠４をチップ
キャリアとして電子部品チップ５を保持させ−１そして
これをパフケージングすることによって電子素子として
仕上げるものである。ここで第１図に示すものはＰＧＡ
（ピングリット ７レー）型の電子素子として形成され
るようにしたものであり、このものではプリント配線板
４に設けた各スルーホール１５．１５・・・に端子ピン
１８，１８・・・を下方乃至上方に突出させるように取
り付けるようにしである、このものにおいで、スルーホ
ール１５は内周面が絶縁被覆された状態にあるために、
金属基板１に対する絶縁を確保して端子ピン１８の取り
付けをおこなうことができるものである。
半導体チップなどの電子部品チップ５を実装すべき位置
において、プリント配線板４の表面の一部に座ぐり加工
を施して絶縁層２及び金属基板１の表層部を切削し、凹
部６をプリント配線板４の表面に設ける。二の凹部６は
絶縁層２が除去されると共に金属基板１の表層部が掘削
されで形成されることになるために、半導体チップなど
の電子部品チップ５を収めることができる程度の深さに
形成することができ、また凹部６の底部において金属基
板１が露出することになる。そして次いでこの凹部６内
に電子部品チップ５を搭載して電子部品チップ５の裏面
を凹部６の底部においで金属基板１に接触させ、第１図
に示すようにワイヤーボンディング１７などを電子部品
子ツブ５と回路導体３との闇に施すことによって、プリ
ント配線板４への電子部品チップ５の実装をおこなうも
のである。このようにしてプリント配＃Ｉ＠４をチップ
キャリアとして電子部品チップ５を保持させ−１そして
これをパフケージングすることによって電子素子として
仕上げるものである。ここで第１図に示すものはＰＧＡ
（ピングリット ７レー）型の電子素子として形成され
るようにしたものであり、このものではプリント配線板
４に設けた各スルーホール１５．１５・・・に端子ピン
１８，１８・・・を下方乃至上方に突出させるように取
り付けるようにしである、このものにおいで、スルーホ
ール１５は内周面が絶縁被覆された状態にあるために、
金属基板１に対する絶縁を確保して端子ピン１８の取り
付けをおこなうことができるものである。
またこのようにＰＧＡ型の電子素子として形成する他、
ＬＣＣ（リードレスチップキャリア）型の電子素子とし
て形成することもできる。
ＬＣＣ（リードレスチップキャリア）型の電子素子とし
て形成することもできる。
上記のように金属基板１をベースとしたプリン）配線板
４に電子部品チップ５を取り付けて電子素子を形成する
ようにしたものにあって、金属基板１は熱の良導体であ
って放熱性に優れ、電子部品チップ５からの発熱の放散
を良好におこなうことができるものであり、しかも電子
部品チップ５は熱伝導性が良好でない絶縁層２を除去し
さらに金属基板１の表層部を掘削しで形成した口部６内
に実装されていて、電子部品チップ５を金属基板１に直
接接触させることができると共に電子部品チップ５を広
い面積で金属基板１と対向させることができるために、
電子部品チップ５の熱は効果的に直接金属基板１に伝達
されて放熱されることになり、電子部品チップ５からの
放熱を効率良くおこなうことがで終ることになる。この
ように電子部品チップ５からの発熱を良好に放熱するこ
とができるために電子部品チップ５の高密度化が可能に
なるものである。
４に電子部品チップ５を取り付けて電子素子を形成する
ようにしたものにあって、金属基板１は熱の良導体であ
って放熱性に優れ、電子部品チップ５からの発熱の放散
を良好におこなうことができるものであり、しかも電子
部品チップ５は熱伝導性が良好でない絶縁層２を除去し
さらに金属基板１の表層部を掘削しで形成した口部６内
に実装されていて、電子部品チップ５を金属基板１に直
接接触させることができると共に電子部品チップ５を広
い面積で金属基板１と対向させることができるために、
電子部品チップ５の熱は効果的に直接金属基板１に伝達
されて放熱されることになり、電子部品チップ５からの
放熱を効率良くおこなうことがで終ることになる。この
ように電子部品チップ５からの発熱を良好に放熱するこ
とができるために電子部品チップ５の高密度化が可能に
なるものである。
ちなみにプリント配線板４の金属基板１として４２ア四
イ板（例１）を、銅−インパー−銅合金板（例２）を、
銅板（例３）をそれぞれ用いた場合についての熱伝導率
を次表に示す、比較のために、アルミナ板（比較例１）
やガラスエポキシ板（比較例２）を基板として用いたプ
リント配線板についてもその熱伝導率を示す１次表に見
られるように金属基板１である例１〜３のものは比較例
１．２のものよりも熱伝導率が高く、放熱性に優れるこ
とが確認される。また次表に示されるように比較例２の
ガラスエポキシ板を基板とするプリント配線板は吸水性
を有しており、吸湿してこの水分が電子部品チップ５に
作用するおそれがあるが、金属基板１である例１〜３の
ものでは金属基板１自体の吸水が殆どなく、しかも金属
基板１で透湿を遮断できるためにこのような電子部品チ
ップ５への水分の作用のおそれはない、さらに例１，２
のような熱膨張係数が半導体チップなど電子部品チップ
５の熱膨張係数に近いものを金属基板１として用いた場
合には、電子部品チップ５とチップキャリアとなるプリ
ント配線板４との闇の接続信頼性を向上させることがで
きることになる。特に電子部品チップ５は金属基板１と
直接接触しでいるために、この接続信頼性に対して電子
部品チップ５と金属［発明の効果］ 上述のように本発明にあっては、金属基板の表面を絶縁
層で被覆すると共にこの絶縁層の表面に回路導体を設け
て金属ベースのプリント配線板を形成し、このプリント
配線板に電子部品チップを実装しであるので、チップキ
ャリアとして用いられることになるプリント配線板は金
属基板をベースとして形成されて金属基板による熱伝導
性によって放熱性が優れているものであり、しかもプリ
ント配線板の表面の一部で絶縁層及び金属基板の表層部
を切欠して四部を設け、この凹部内に電子部品チップを
実装するようにしたので、凹部内において電子部品チッ
プを金属基板に直接接触させることができると共に電子
部品チップを広い面積で金属基板と対向させることがで
きて、電子部品チップの熱を効果的に直接金属基板に伝
達させて放熱させることができ、電子部品チップからの
放熱を効率良くおこなうことができるものであって、高
密度化された電子部品チップの実装が可能になるもので
ある。またこのように放熱を得るための金属基板はプリ
ント配線板のベースを構成するものであって、放熱のた
めの特別な工夫をおこなうような必要がないものである
。
イ板（例１）を、銅−インパー−銅合金板（例２）を、
銅板（例３）をそれぞれ用いた場合についての熱伝導率
を次表に示す、比較のために、アルミナ板（比較例１）
やガラスエポキシ板（比較例２）を基板として用いたプ
リント配線板についてもその熱伝導率を示す１次表に見
られるように金属基板１である例１〜３のものは比較例
１．２のものよりも熱伝導率が高く、放熱性に優れるこ
とが確認される。また次表に示されるように比較例２の
ガラスエポキシ板を基板とするプリント配線板は吸水性
を有しており、吸湿してこの水分が電子部品チップ５に
作用するおそれがあるが、金属基板１である例１〜３の
ものでは金属基板１自体の吸水が殆どなく、しかも金属
基板１で透湿を遮断できるためにこのような電子部品チ
ップ５への水分の作用のおそれはない、さらに例１，２
のような熱膨張係数が半導体チップなど電子部品チップ
５の熱膨張係数に近いものを金属基板１として用いた場
合には、電子部品チップ５とチップキャリアとなるプリ
ント配線板４との闇の接続信頼性を向上させることがで
きることになる。特に電子部品チップ５は金属基板１と
直接接触しでいるために、この接続信頼性に対して電子
部品チップ５と金属［発明の効果］ 上述のように本発明にあっては、金属基板の表面を絶縁
層で被覆すると共にこの絶縁層の表面に回路導体を設け
て金属ベースのプリント配線板を形成し、このプリント
配線板に電子部品チップを実装しであるので、チップキ
ャリアとして用いられることになるプリント配線板は金
属基板をベースとして形成されて金属基板による熱伝導
性によって放熱性が優れているものであり、しかもプリ
ント配線板の表面の一部で絶縁層及び金属基板の表層部
を切欠して四部を設け、この凹部内に電子部品チップを
実装するようにしたので、凹部内において電子部品チッ
プを金属基板に直接接触させることができると共に電子
部品チップを広い面積で金属基板と対向させることがで
きて、電子部品チップの熱を効果的に直接金属基板に伝
達させて放熱させることができ、電子部品チップからの
放熱を効率良くおこなうことができるものであって、高
密度化された電子部品チップの実装が可能になるもので
ある。またこのように放熱を得るための金属基板はプリ
ント配線板のベースを構成するものであって、放熱のた
めの特別な工夫をおこなうような必要がないものである
。
第１図は本発明の一実施例の断面図、第２図（ａ）（ｂ
）（ｃ）（ｄ）は同上の製造の各工程を示す断面図であ
る。 １は金属基板、２は絶縁層、３は回路導体、４はプリン
ト配線板、５は電子部品チップ、６は凹部である。
）（ｃ）（ｄ）は同上の製造の各工程を示す断面図であ
る。 １は金属基板、２は絶縁層、３は回路導体、４はプリン
ト配線板、５は電子部品チップ、６は凹部である。
Claims (1)
- （１）金属基板の表面を絶縁層で被覆すると共にこの絶
縁層の表面に回路導体を設けて金属ベースのプリント配
線板を形成し、このプリント配線板の表面の一部で絶縁
層及び金属基板の表層部を切欠して凹部を設け、この凹
部内に電子部品チップを実装して成ることを特徴とする
電子素子用チップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60128514A JPS61287130A (ja) | 1985-06-13 | 1985-06-13 | 電子素子用チツプキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60128514A JPS61287130A (ja) | 1985-06-13 | 1985-06-13 | 電子素子用チツプキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61287130A true JPS61287130A (ja) | 1986-12-17 |
Family
ID=14986623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60128514A Pending JPS61287130A (ja) | 1985-06-13 | 1985-06-13 | 電子素子用チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61287130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020120287A1 (de) * | 2018-12-12 | 2020-06-18 | Osram Opto Semiconductors Gmbh | Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers |
-
1985
- 1985-06-13 JP JP60128514A patent/JPS61287130A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020120287A1 (de) * | 2018-12-12 | 2020-06-18 | Osram Opto Semiconductors Gmbh | Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers |
| CN113169138A (zh) * | 2018-12-12 | 2021-07-23 | 欧司朗光电半导体有限公司 | 载体，具有载体的装置和用于制造载体的方法 |
| US11923303B2 (en) | 2018-12-12 | 2024-03-05 | Osram Opto Semiconductors Gmbh | Carrier, assembly with a carrier, and method for producing a carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660295B2 (ja) | 電子部品搭載用基板 | |
| EP0380570A1 (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| JPH0917919A (ja) | 半導体装置 | |
| JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JPS61287152A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JPS61287130A (ja) | 電子素子用チツプキヤリア | |
| JPS6239032A (ja) | 電子素子用チツプキヤリア | |
| JPS6239039A (ja) | 電子素子用チツプキヤリア | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPH04142068A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPS61287131A (ja) | 電子素子用チツプキヤリア | |
| JPS6252991A (ja) | 電子素子用チツプキヤリア | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JPS61287128A (ja) | 電子素子用チツプキヤリア | |
| JPS61287129A (ja) | 電子素子用チツプキヤリア | |
| JPS6239031A (ja) | 電子素子用チツプキヤリア | |
| JPS61287193A (ja) | 電子素子用チツプキヤリア | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JPS6215882A (ja) | 電子素子用チツプキヤリア | |
| JP2002217327A (ja) | 半導体素子収納用パッケージおよびその製造方法 | |
| JPS62114251A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPS6215881A (ja) | 電子素子用チツプキヤリア | |
| JP2686156B2 (ja) | 熱放散型半導体パッケージ | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 |