JPS62114247A - 電子素子用チツプキヤリアの製造法 - Google Patents

電子素子用チツプキヤリアの製造法

Info

Publication number
JPS62114247A
JPS62114247A JP60255317A JP25531785A JPS62114247A JP S62114247 A JPS62114247 A JP S62114247A JP 60255317 A JP60255317 A JP 60255317A JP 25531785 A JP25531785 A JP 25531785A JP S62114247 A JPS62114247 A JP S62114247A
Authority
JP
Japan
Prior art keywords
metal plate
board
chip
electronic component
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60255317A
Other languages
English (en)
Inventor
Toru Higuchi
徹 樋口
Takeshi Kano
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60255317A priority Critical patent/JPS62114247A/ja
Publication of JPS62114247A publication Critical patent/JPS62114247A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/6875Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、ICパッケージなどのような電子素子の実i
k基板として用いられる電子素子用チップキャリアに関
するものである。
[背景技術1 1Cパツケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパフケーソングすることに
よって行われる。そしてこのような電子素子にあって、
端子数の増加に伴って電子部品チップを支持するキャリ
アとしてのり一ド7レームの替わりにプリント配線板を
用いる試みがなされている。
ここにおいて、近時の電子部品チップの高密度化は発熱
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配線板は〃ラス布エポ
キシ樹脂積層板など樹脂積層板で形成されており、この
ようなプリント配線板は熱の伝導性が悪(て放熱を良好
になすことができず、電子部品チップのキャリアとして
プリント配線板を用いることについての難、嶽になって
いるものである。
[発明の目的1 本発明は、上記の点に鑑みて為されたものであり、基板
の一部に金属板を用いることにより放熱性を良好なもの
とし、しかも金属板と電子部品チップとの接着信頼性、
電気的接続信頼性に優れた電子素子用チップキャリアを
提供することを目的とするものである。
[発明の開示J しかして本発明に係る電子素子用チップキャリアは、絶
縁基板1と絶縁基板1の一部に置鯵換えられる金属板2
とで基板3を形成し、基板3の表裏面に絶縁接着層11
を介して金属M10をWtMして積層板20を作製し、
次いで積層板20の片側表面を穴加工して金属板2を露
出させると共にこの露出面にメッキを施してメッキ層1
8を形成し、次に積層板20の他方の片側表面を穴加工
して金属板2を露出させた後上記メッキ層18に通電す
ることにより、露出した金属板2の表面にメッキ層17
を設け、その後このメッキ層17の表面に電子部品チッ
プ6を実装することを特徴とするものであり、プリント
配線[5の基板3の一部を熱伝導率に優れる金属板2で
形成すると共にこの金属板2の露出面にメッキ層17を
設けてメッキ層17に電子部品チップ6を実装すること
により、電子部品チップ6の発熱が金属板2がら放熱で
きるようにすると共に金属板2の両面を露出させること
で内部の熱がこもらないようにし、また金属板2の露出
面にメッキ層17を設けることにより金属板2の表面が
酸化するのを防止したものである。
以下本発明を実施例により詳述する。基板3は絶縁基板
1を主体として形成されるもので、この絶縁基板1は電
気絶縁性に優れた樹脂積層板によって形成することがで
き、ガラス布などの基材にエポキシ樹脂、フェノール樹
脂、不飽和ポリエステル樹脂などの熱硬化性樹脂の液や
樹脂フェスを含浸させて加熱乾燥することによって得ら
れるプリプレグを複数枚重ねて加熱加圧成形することに
よって作成することができる。そして、第2図(a)に
示すように、この絶縁基板1の一部を切欠して表裏に貫
通する闇ロアを設け、この閏ロア内に絶縁基板1と厚み
が等しくかつ開ロアとほぼ同じ大きさに形成された金属
板2をはめ込んで固着し、絶縁基板1と金属板2とで一
枚板の基板3を作成するようにするものである。この金
属板2は半導体チップなどの電子部品チップ6を実装す
るに十分な面積に形成されればよく、絶縁基板1に設け
るスルーホール9の位置に影響を及ぼさない大きさに設
定される。また金属板2としては、例えば銅板、銅合金
板、銅−インパー−t!4(Cu−1nv−Cu)合金
板、鉄−ニッケル合金板、その他鋼板、鉄板、アルミニ
ウム板などを使用することができる。
そして、この絶縁基板1と金属板2とで形成される基板
3の両側表面に第2図(b)のようにプリプレグ8を介
して銅箔などの金属箔10を重ね、これを加熱加圧成形
することによって、第2図(C)のようにプリプレグ8
の含浸樹脂が硬化することによって形成される絶縁接着
層11で金属gi。
を基板3の両面に接着させて積層板20を作成するもの
である。次いで、第3図(1+)に示すように金属板2
に対応rる位置において積層板20の片側面を座ぐり加
工などして金属箔10と絶縁接着層11とを除去し、金
属板2の片側面を露出させると共に絶縁基板1の位置に
おいて積層板20にスルーホール9を設ける0次に、第
3図(c)のようにスルーホール9の内周面に銅、ニッ
ケル、金等でスルーホールメッキを施してスルーホール
メッキN12を形成すると同時に金属板2の露出面も銅
、ニッケル、金等でメッキしてメッキ/1l18を形成
するものである。ここにおいて、メッキ層18の端部に
メッキ用のリード線19を設けておくものである1次に
、印廟配線などの常用手段で金属箔10をエツチングし
て回路導体4を積層板20の両側表面に形成さiでスル
ーホールメッキ層12にて両面の回路導体4,4を接続
させプリント配線板5を作成するものである。次いで、
金属板2に対応する位置において積層板20の他方の片
側面にも同様に座ぐり加工して凹所13を形成すると共
に金属板2の片側面を露出させ、そして上記リード線1
9に通電することにより金属板2の露出面に金、服、ロ
ジウムなどの防蝕性に優れた金属をメッキしてメッキ層
17を形成するものである。
そして、このように金属板2の露出面に7フキN17,
18が設けられたプリント配線板5において、その片側
の凹所13に半導体チップなどの電子部品チップ6を搭
載し、さらに第1図に示すようにワイヤーボンディング
14などを電子部品チップ6と回路導体4との間に施す
ことによって、プリント配線板5への電子部品チップ6
の実装を行うものである。このようにしてプリント配線
板5をチップキャリアとして電子部品チップ6を保持さ
せ、そしてこれをパッケージングすることによって電子
素子として仕上げるものである。ここで、PGA(ピン
 グリッド アレー)型の電子素子として仕上げるよう
にしたり、LCC(リードレスチップキャリア)型の電
子素子として仕上げるようにしたりすることができるが
、PGA型に仕上げる場合にはプリント配線板5に設け
た各スルーホール9.9・・・に電子ピンを下方乃至上
方に突出させるように取り付けるようにする。
上記のようにプリント配線板5に電子部品チップ6を取
り付けて電子素子を形成するようにしたものにあって、
電子部品チップ6は金属板2の位置においてそのメッキ
層17表面に実装されていて、電子部品チップ6の発熱
は金属板2に吸収されて熱伝導性に優れた金属板2から
良好に放熱されるものであり、しかもこのプリント配線
板5において電子部品チップ6を実装した面と反対側の
面で金属板2は片面が金属のメッキ層18で露出された
状態にあるため、熱が金属板2内にこもるようなことな
く空気中に放散されることになって、電子部品チップ6
の発熱を抑制することができ、電子部品子ツブ6の高密
度化が可能になるものである。また、電子部品チップ6
が実装された金属板2表面にはメッキ層17が形成され
ていて金属板2の酸化が防止されるために、この金属板
2が酸化し易い金属で形成されている場合でも電子部品
チップ6と金属板2どの接着信頼性が低下することがな
く、また電気的接続信頼性が向上できるものである。さ
らに、電子部品チップ6を実装した面と反対側の面にお
いて金属板2の露出表面から絶縁接着層11の表面に至
るように銅やニッケル、金等のメッキで金属層15が形
成されるようにすることにより、この金属層15を回路
導体4の一部とすることができると共に金属板2の露出
表面は絶縁接着層11にまで至る広い面積の金属層15
に接続されることになって電子部品チップ6から金属板
2に伝えられた熱を広い面積の金属層15から効率良く
放散させることができるものである。
[発明の効果] 上述のように本発明にあっては、絶縁基板と絶縁基板の
一部に置き換えられる金属板とで基板を形成し、基板の
表裏面に絶縁接着層を介して金属箔を1層して積層板を
作製し、次いで積層板の片側表面を穴加工して金属板を
露出させると共にこの露出面にメッキを施してメッキ層
を形成し、次に積層板の他方の片側表面を穴加工して金
属板を露出させた後メッキ層に通電することにより、露
出した金属板の表面にメッキ層を設け、その後このメッ
キ層の表面に電子部品チップを実装するようにしたので
、電子部品チップの発熱は金属板に吸収されて熱伝導性
に優れた金属板から良好に放熱されるものであり、しか
も金属板内に熱がこもるようなことなくメッキ層の露出
面から良好に放散されることになって、この結果電子部
品チップの発熱を抑制して電子部品チップの高密度化を
可能にすることができるものである。さらに、金属板の
露出面にメッキ層を形成するようにしたので、電子部品
チップと金属板との接着信頼性及び電気的接続信頼性を
向上させることがで柊るものであり、またこのようにメ
ッキ工法をとることにより導電ペースト等を印刷塗布す
る場合と異なり、金属露出面が漏れなくメッキで被覆で
きるものである。        ・
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、$2図(a)乃至
(e)は同上の積層板の製造の各工程の断面図、第3図
(a)乃至(e)は同上のプリント配線板の製造の各工
程の断面図である。 1は絶縁基板、2は金属板、3は基板、4は回路導体、
5はプリント配線板、6は電子部品チップ、17はメッ
キ層である。

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁基板と絶縁基板の一部に置き換えられる金属
    板とで基板を形成し、基板の表裏面に絶縁接着層を介し
    て金属箔を積層して積層板を作製し、次いで積層板の片
    側表面を穴加工して金属板を露出させると共にこの露出
    面にメッキを施してメッキ層を形成し、次に積層板の他
    方の片側表面を穴加工して金属板を露出させた後上記メ
    ッキ層に通電することにより、露出した金属板の表面に
    メッキ層を設け、その後このメッキ層の表面に電子部品
    チップを実装することを特徴とする電子素子用チップキ
    ャリアの製造法。
JP60255317A 1985-11-14 1985-11-14 電子素子用チツプキヤリアの製造法 Pending JPS62114247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60255317A JPS62114247A (ja) 1985-11-14 1985-11-14 電子素子用チツプキヤリアの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60255317A JPS62114247A (ja) 1985-11-14 1985-11-14 電子素子用チツプキヤリアの製造法

Publications (1)

Publication Number Publication Date
JPS62114247A true JPS62114247A (ja) 1987-05-26

Family

ID=17277100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60255317A Pending JPS62114247A (ja) 1985-11-14 1985-11-14 電子素子用チツプキヤリアの製造法

Country Status (1)

Country Link
JP (1) JPS62114247A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827783A (en) * 1986-10-09 1989-05-09 Kanzaki Kokyukoki Mfg. Co., Ltd. Key-shift transmission
EP0766506A3 (en) * 1995-09-29 1998-12-23 Allen-Bradley Company, Inc. A multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
KR19990037873A (ko) * 1999-02-08 1999-05-25 구자홍 방열부재를구비한인쇄회로기판및그제조방법
KR20000055589A (ko) * 1999-02-08 2000-09-05 구자홍 방열부재를 구비한 인쇄회로기판 및 그 제조방법
KR20120030762A (ko) * 2010-09-20 2012-03-29 엘지이노텍 주식회사 발광 모듈 및 백라이트 유닛

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827783A (en) * 1986-10-09 1989-05-09 Kanzaki Kokyukoki Mfg. Co., Ltd. Key-shift transmission
EP0766506A3 (en) * 1995-09-29 1998-12-23 Allen-Bradley Company, Inc. A multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
KR19990037873A (ko) * 1999-02-08 1999-05-25 구자홍 방열부재를구비한인쇄회로기판및그제조방법
KR20000055589A (ko) * 1999-02-08 2000-09-05 구자홍 방열부재를 구비한 인쇄회로기판 및 그 제조방법
KR20120030762A (ko) * 2010-09-20 2012-03-29 엘지이노텍 주식회사 발광 모듈 및 백라이트 유닛

Similar Documents

Publication Publication Date Title
US5081562A (en) Circuit board with high heat dissipations characteristic
JPH0378795B2 (ja)
JPH0258358A (ja) 電子部品搭載用基板
CN111148353A (zh) 具有铜基散热体的电路板的制备方法
CN111132476A (zh) 双面线路散热基板的制备方法
CN111031687A (zh) 制备散热电路板的方法
JPS61287152A (ja) 電子素子用チツプキヤリアの製造方法
JPS6252991A (ja) 電子素子用チツプキヤリア
JPS61287194A (ja) 電子素子用チツプキヤリア
JP2753766B2 (ja) 電子部品搭載用基板
JPS6239032A (ja) 電子素子用チツプキヤリア
JPH04142068A (ja) 電子部品搭載用基板及びその製造方法
JPS62114251A (ja) 電子素子用チツプキヤリアの製造法
JP2753767B2 (ja) 電子部品搭載用基板
JPS6286888A (ja) 金属ベ−ス基板
JP3854131B2 (ja) 放熱板付き配線基板
JPS6239031A (ja) 電子素子用チツプキヤリア
JP2003338579A (ja) 放熱板付き配線基板
JP2002217328A (ja) 半導体素子収納用パッケージ
JP4574035B2 (ja) 半導体素子収納用パッケージの製造方法
JPS61287131A (ja) 電子素子用チツプキヤリア
JPS60236280A (ja) 配線用板
JPS61287128A (ja) 電子素子用チツプキヤリア
JPS6215881A (ja) 電子素子用チツプキヤリア
JPS6215886A (ja) 電子素子用チツプキヤリアの製造法