JPS61289618A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61289618A
JPS61289618A JP60130830A JP13083085A JPS61289618A JP S61289618 A JPS61289618 A JP S61289618A JP 60130830 A JP60130830 A JP 60130830A JP 13083085 A JP13083085 A JP 13083085A JP S61289618 A JPS61289618 A JP S61289618A
Authority
JP
Japan
Prior art keywords
polycrystalline
semiconductor film
film
polycrystalline semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60130830A
Other languages
English (en)
Other versions
JP2505736B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP60130830A priority Critical patent/JP2505736B2/ja
Publication of JPS61289618A publication Critical patent/JPS61289618A/ja
Priority to US07/212,088 priority patent/US4868140A/en
Application granted granted Critical
Publication of JP2505736B2 publication Critical patent/JP2505736B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体＊１およびその製造方法に係り、特に絶
縁性基体上に活性層が形成された半導体装置およびその
製造方法に関する。
［従来技術およびその問題点］ 近年、半導体素子の高集積化に伴う素子間の電気的完全
分離や浮遊容量の減少、また、長尺又は大面積の画像デ
バイスの開発に伴う長尺又は大面積の能動素子の作製等
が重要な課題となっている。これらの課題に対処するた
めに１種々の絶縁物基板上へ半導体薄膜結晶を形成する
技術［たとえばＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉ
ｎ５ｕｌａｔｏｒ）技術］およびこれを利用した半導体
装置に関する様々な研究が行われている。
最近では、ｍ層構造を有する三次元集積回路。
平面液晶表示装置、又は長尺ラインセンサ等への応用の
ために、５４０２等の非晶質絶縁基板上に活性層を形成
した半導体装置の登場が特に要望されでいる。このよう
な活性層の材料としては、例えば非晶質シリコン、多結
晶シリコシ、および溶融再結晶化によって単結晶となっ
たシリコン（以下、「擬単結晶シリコン」と記す、）が
研究されている。なお、一般に、非晶質、多結晶および
擬単結晶の三悪は、その材料の形成温度によって決定さ
れ、ＳｉＯｚ上にシリコンを形成する場合には、結晶化
温度Ｔｃ　（約５００℃）以下で非晶質、融点Ｔｍ（１
４２０℃）以上で擬単結晶、結晶化温度Ｔｃ前後から融
点〒ｍまでの温度範囲では多結晶となる。
擬単結晶の半導体層を形成するには、まず半導体層を絶
縁基板上に堆積した後、融点Ｔｍ以下に加熱し、固化冷
却によって再結晶化する。これによって大粒径の多結晶
又は単結晶の半導体層が形成され、そこにトランジスタ
等の能動素子を形成することができる。トランジスタを
形成した場合、そのキャリア易動度は数百Ｃ腸２　／％
ｊ　＠ｓｅｃとなり、易動度に関しては単結晶シリコン
に形成されたトランジスタに匹敵するものである。
しかしながら、このような方法では、堆積した半導体層
を再結晶化する際、融点７層以上（シリコンでは１４２
０℃以上）の高温が必要となり、そのために半導体層が
軟化したり、時には基板自体が溶融してしまうという問
題点を有していた。
また、三次元集積回路等の多層構造を有する集積回路を
作製する場合、上記高温処理を必要とする方法では、下
層部に既に形成した素子の不純物プロファイルが高温に
よって変化し、所望の特性を実現することが困難になる
という問題点も有していた。
一方、融点Ｔｍ以下の比較的低い温度で半導体層を形成
する方法としては、低圧化学気相法（ＬＰＧＶＤ）　、
　ＮＢＩＥ法等があり、この場合は上述したように、非
晶質又は多結晶の半導体層が形成される。
しかしながら、非晶質半導体層の場合には、その結晶構
造の長距離秩序が欠如しているために、そこに形成され
たトランジスタのキャリア易動度は１　ｃｍ２　／Ｖ・
ｓａＣ以下となり、高速動作特性を実現することができ
ない。
また、多結晶半導体層の場合には、主に結晶粒界による
キャリアの散乱のために、そこに形成されたトランジス
タのキャリア易動度は１０ｃ層２／Ｖ＊ｓｅｃに満たな
いものとなり、各種デバイス用の能動素子として用いる
にはまだ不十分なものである。
［発明の概！’］ 上記従来の問題点を解決するために、 本発明による半導体装置は、活性層が絶縁性基体りに形
成された半導体装置において、前記活性層は、大粒径の
多結晶半導体膜であり、且つ該多結晶半導体膜のキャリ
ア易動度は１０ｃｍ２／Ｖ　ｅｓｅｃ以上であることを
特徴とする。
さらに１本発明による半導体装置の製造方法は、前記絶
縁性基体上に多結晶半導体膜を形成し、 該多結晶半導体膜をその融点以下の温度で熱処理するこ
とで多結晶粒径を拡大化し、 該熱処理された大粒径の多結晶半導体膜を前記活性層と
したことを特徴とする。
［作用］ 本発明による半導体装置は、その活性層が多結晶半導体
であるにも関わらず、キャリア易動度１０ｃｍ２／Ｖ・
ｓｅａ以上であるために、高速動作特性を有する能動素
子として十分用いることができる。
また、本発明による半導体装置の製造方法は、融点以下
の熱処理を要するだけであるために、低温のプロセスで
半導体装置を製造でき、三次元集積回路等の多層構造を
有する集積回路や、大面積又は長尺の能動素子アレイ等
の製造に適している。
［実施例］ まず、多結晶粒を拡大させる成長方法について説明する
。
第１図は、固相における多結晶薄膜の粒成長の様子を示
す模式図であり、第２図は、多結晶薄膜の膜厚りと一次
粒成長させた粒径ｄｎとの関係を示すグラフである。
まず、非晶質絶縁基板ｌの温度を、堆積する多結晶薄膜
の結晶化温度Ｔｃと融点Ｔｍとの間に設定し、”　ＬＰ
ＣＶＤ法又は真空蒸着法等によって基板ｌ上に多結晶粒
を有する薄膜２を厚さｈだけ堆積させる。続いて、熱処
理により多結晶粒を成長させるが、この粒成長には、−
成粒成長（Ｐｒ　ｉ層ａｒｙ　ＧｒａｉｎＧｒｏｗｔｈ
）と二次粒成長（Ｓｅｃｏｎｄａｒ７　Ｇｒａｉｎ　Ｇ
ｒｏｗｔｈ）と呼ばれる二つの現象がある。
一次粒成長は、欠陥を多く含む結晶粒が基板１の面とは
無関係な方位で均一にその粒径を増大させる過程であり
、その駆動力は、成長前の欠陥エネルギと粒界エネルギ
が成長に伴って減少することに起因する。ただし、−成
粒成長において、粒径の拡大化は、第２図に例示されて
いるように、多結晶薄膜２の膜厚りによって制約されて
いる。
したがって、−次数成長後の結晶粒３の粒径ｄｉは、膜
厚すを設定することでほぼ決定することができる。
二次粒成長は、膜厚りが１０００Å以下と極めて薄い場
合、又は多結晶膜Ｈ２に不純物が大量に添加されている
場合等の条件下で現われる現象である。まず、−成粒成
長によって結晶粒３を成長させ、その後融点〒鳳以下の
温度で熱処理を行うと、粒径ｄａの数百倍もの粒径ｄａ
を有する結晶粒４が成長し、しかもその面方位は一定と
なる。これは、膜厚が極めて薄くなったために、結晶粒
の体積当りの表面積の割合が増加し、その結果、表面エ
ネルギが最小となる様な面方位を有する結晶粒が他の結
晶粒を吸収するようにして成長したからである。
このような粒成長を利用して大粒径の多結晶膜を低温プ
ロセスにて形成することができる。以下、本発明の実施
例を図面を用いて詳細に説明する。
第３図（Ａ）〜（Ｄ）は１本発明による半導体装置の製
造方法の一実施例を示す製造工程図である。
ただし、本実施例では大粒径の多結晶膜を形成する方法
として一次粒成長を利用する。
まず、Ｓｉ０２等の非晶質絶縁物基板ｌ上に、ＬＰＣｖ
Ｄ法又は真空蒸着法でシリコン等の多結晶膜２を約ｌＯ
μｍ堆積させる。その際、基板１の温度は結晶化温度Ｔ
ｃ　（ここでは４００〜５００℃）以上、たとえば６０
０〜８００℃に保たれ、形成される多結晶ｌＩ２の結晶
粒の粒径は数百〜数千人である【第３図（Ａ）　］　。
次に、Ｎ２ガス等の雰囲気中で、融点Ｔ■（１４２０℃
）以下、たとえばｔｔｏｏ〜１３００℃の温度で熱処理
を行う、これによって、−成粒成長が起こり、多結晶膜
２の厚さく１０ｇｍ）と同程度の大粒径の結晶粒３が成
長する。すでに述べたように、結晶粒３の粒径は多結晶
ＩＩ２の膜厚によって任意に決定することができる。【
同図ＣＢ）　］　。
次に、大粒径を有する多結晶＠２を、ウェットエツチン
グ、反応性イオンエツチング等によって０．５１Ｌｍ以
下のトランジスタを作製するのに適した膜厚まで薄膜化
する【同図（Ｃ）　］　。
次に、薄膜化された多結晶ＩＩ２を活性層とし、通常の
製造プロセスによってＭＯＳ　）ランジスタが形成され
る。まず、多結晶膜２にｐ型不純物をドーピングし、エ
ツチングによって多結晶膜２を島状に形成する。続いて
、ｎチャンネルが形成されるｐ領域１０上に、ゲート酸
化膜１１を介して多結晶シリコンのゲート電極１２が形
成される。続いて、ゲート電極１２をマスクとして自己
整合的にｎ＋ソースおよびドレイン領域１３および１４
を形成する。続いて、全面を酸化＠ｔＳで覆い、電極部
に開口部を設けて金属を蒸着してソースおよびドレイン
電極１Ｂおよび１７を形成する［同図（Ｄ）　］　。
このようにして作製されたＭＯＳ　トランジスタは、電
子易動度が数十〜数百ｃｍ２／Ｖ・ｓｅｔにも達する良
好な動作特性を示す。
以下、具体例を示す。
Ｓｉウェハ上に熱酸化により厚さ０．１ｇｍのＳｉＯ２
膜１を成長させ、その上にＳｉＨ４を原料ガスとしたＣ
Ｖ［ｌ法によって厚さ１０ｐｍの多結晶シリコン１５ｉ
２を形成した。その際の基板温度は７００℃に設定され
た［第３図（Ａ）参照１゜ 次に、Ｎ２雰囲気中で５〜ｌＯ時間、ｌ　１００”０の
熱処理を行い、−成粒成長によって多結晶シリコン膜２
の粒径を膜厚（１０μｍ）と同程度に成長させた【第３
図（Ｂ）参照Ｊ。
次に、高圧酸化により厚さ９．５．ｍの酸化膜を形成し
、これをフッ化水＾ＨＦで除去することにより、大粒杼
の多結晶シリコン鮫２を０．５．ｍまで薄膜化した（第
３図（Ｃ）参照ｌ。
次に、トランジスタ形成部分を他と−し気的絶縁するた
めに、（Ｓｈ弓Ｃｌ２Ｓ？）ガスを用いた反応性イオン
エツチングにより、６１１１９化された多結晶シリコン
膜２を島状に形成する。続いて、熱酸化により、厚さ０
．０５μｍのゲート酸化膜（Ｓｉｎ　２　）　１１を形
成した後、ＬＰＣＶＤ法により６０Ｇ　”０で多結晶シ
リコンを厚さ０．３４ｍ堆積し、バターニングによって
ゲート電極１２を形成した。続いて、通常の拡散工程お
よびフォトリングラフィ工程によって。
ソースおよびドレイン領域１３および！４、ソースおよ
びドレイン電極１Ｂおよび１７を形成した。そして、最
後にプラズマＣＶＤ法により、５ｉＮｌｌヲパッシベー
シ、ン膜として堆積してＭＯＳ　）ランジスタを形成し
た。　このようにして作製されたＭＯＳ　）ランジスタ
は、電子易動度がｌ０ｃｍ２　／Ｖ　＊　ｓｅｃ以上の
良好な動作特性を示した。
なお、非晶質絶縁物基板ｌ上に堆積させる多結晶膜２の
膜厚を１０００Å以下の超Ｉ８１膜とすれば、二次粒成
長を利用して更に大きな粒径な有する多結晶膜を形成で
きる。このような多結晶膜を活性層として用いた電界効
果トランジスタは、本発明の他の実施例として上述とほ
ぼ同じ工程で作製される。
第４図は、本発明の他の実施例を用いて求めた電子易動
度と多結晶膜の膜厚との関係を示すグラフである。
同グラフに示されるように、膜厚りが薄くなる程、電子
易動度が増大することがわかる。これは、多結晶膜の粒
界間隔が粒径の増大に伴って大きくなり、その結果、多
結晶膜を走行するキャリアの粒界における散乱が減少す
るためである。
［発明の効果］ 以上、詳細に説明したように、本発明による半導体装置
は、その活性層が多結晶半導体であるにも拘らず、キャ
リア易動度１０ｃ腸２／ｖｌＩｓ８ｃ以上であるために
、高速動作特性を有する能動素子として十分用いること
ができる。
また、本発明による半導体装置の製造方法は、融点以下
の熱処理を要するだけであるために、低温のプロセスで
半導体装置を製造でき、三次元集積回路等の多層構造を
有する集積回路や、大面積又は長尺の能動素子アレイ等
の製造に適している。
【図面の簡単な説明】
第１図は、固相における多結晶薄膜の粒成長の様子を示
す模式図、 第２図は、多結晶薄膜の膜厚りと一次粒成長させた粒径
ｄｎとの関係を示すグラフ、 第３図（Ａ）〜（Ｄ）は、本発明による半導体装置の製
造方法の一実施例を示す製造工程図。 第４図は、本発明の他の実施例を用いて求めたキャリア
易動度と多結晶膜の膜厚との関係を示すグラフである。 ｌ・・・非晶質絶縁物基板 ２＠拳・多結晶膜 ３・・・−成粒成長による結晶粒 ４−φ・二次粒成長による結晶粒 １２・・・ゲート電極 １３．１４　・・参ソースおよびドレイン領域代理人　
　弁理士　山　下　積　平 第１ｒ：Ａ 第２図 謀４ｈ（ｐｍ） 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）活性層が絶縁性基体上に形成された半導体装置に
    おいて、 前記活性層は、大粒径の多結晶半導体膜 であり、且つ該多結晶半導体膜のキャリア易動度は１０
    ｃｍ＾２／Ｖ・ｓｅｃ以上であることを特徴とする半導
    体装置。
  2. （２）活性層が絶縁性基体上に形成された半導体装置の
    製造方法において、 前記絶縁性基体上に多結晶半導体膜を形 成し、 該多結晶半導体膜をその融点以下の温度 で熱処理することで多結晶粒径を拡大化し、該大粒径の
    多結晶半導体膜を前記活性層 としたことを特徴とする半導体装置の製造方法。
JP60130830A 1985-06-18 1985-06-18 半導体装置の製造方法 Expired - Fee Related JP2505736B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60130830A JP2505736B2 (ja) 1985-06-18 1985-06-18 半導体装置の製造方法
US07/212,088 US4868140A (en) 1985-06-18 1988-06-27 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60130830A JP2505736B2 (ja) 1985-06-18 1985-06-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61289618A true JPS61289618A (ja) 1986-12-19
JP2505736B2 JP2505736B2 (ja) 1996-06-12

Family

ID=15043696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60130830A Expired - Fee Related JP2505736B2 (ja) 1985-06-18 1985-06-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4868140A (ja)
JP (1) JP2505736B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750303A (ja) * 1994-04-15 1995-02-21 Nippondenso Co Ltd 半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149666A (en) * 1987-01-07 1992-09-22 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device having a floating gate electrode composed of 2-10 silicon grains
EP0608503B1 (en) 1989-02-14 1997-05-28 Seiko Epson Corporation A semiconductor device and its manufacturing method
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
DE69028669T2 (de) * 1989-07-31 1997-02-20 Canon Kk Dünnschicht-Transistor und seine Herstellung
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
EP0553856B1 (en) * 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Method of preparing a semiconductor substrate
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
US5441904A (en) * 1993-11-16 1995-08-15 Hyundai Electronics Industries, Co., Ltd. Method for forming a two-layered polysilicon gate electrode in a semiconductor device using grain boundaries
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
JPH1041245A (ja) * 1996-07-23 1998-02-13 Nec Corp 半導体装置の製造方法
JPH1117000A (ja) * 1997-06-27 1999-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503780A (ja) * 1973-05-15 1975-01-16
JPS57159013A (en) * 1981-03-27 1982-10-01 Toshiba Corp Manufacture of semiconductor thin film

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
JPH0620122B2 (ja) * 1982-01-19 1994-03-16 キヤノン株式会社 半導体素子
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
US4557943A (en) * 1983-10-31 1985-12-10 Advanced Semiconductor Materials America, Inc. Metal-silicide deposition using plasma-enhanced chemical vapor deposition
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
US4581814A (en) * 1984-12-13 1986-04-15 At&T Bell Laboratories Process for fabricating dielectrically isolated devices utilizing heating of the polycrystalline support layer to prevent substrate deformation
US4626883A (en) * 1985-06-27 1986-12-02 International Business Machines Corporation Textured crystal picosecond photoresponsive element
JPS628572A (ja) * 1985-07-05 1987-01-16 Sony Corp 半導体層の形成方法
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503780A (ja) * 1973-05-15 1975-01-16
JPS57159013A (en) * 1981-03-27 1982-10-01 Toshiba Corp Manufacture of semiconductor thin film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750303A (ja) * 1994-04-15 1995-02-21 Nippondenso Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2505736B2 (ja) 1996-06-12
US4868140A (en) 1989-09-19

Similar Documents

Publication Publication Date Title
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
JPS61289618A (ja) 半導体装置の製造方法
JPH05206422A (ja) 半導体装置及びその作製方法
US7413939B2 (en) Method of growing a germanium epitaxial film on insulator for use in fabrication of CMOS integrated circuit
JPH04152624A (ja) 薄膜半導体装置の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
KR19990013304A (ko) 비정질 막을 결정화하는 방법
KR100469503B1 (ko) 비정질막을결정화하는방법
KR940004450B1 (ko) 반도체장치의 제조방법
JP2001102590A (ja) 半導体製造方法
JPH0722315A (ja) 半導体膜の製造方法
JPS6047239B2 (ja) 単結晶シリコン薄膜の製造方法
JPS6240716A (ja) 半導体装置の製造方法
JPH0284773A (ja) 薄膜トランジスタ及びその製造方法
JPS63305529A (ja) 基板およびその製造方法
JP2012209473A (ja) 半導体の製造方法及び半導体装置
JPH02189935A (ja) 薄膜トランジスタの製造方法
JP2001102555A (ja) 半導体装置、薄膜トランジスタ及びそれらの製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPH04100211A (ja) 薄膜半導体装置の製造方法
JPS60149145A (ja) 半導体装置の製造方法
JPH03120871A (ja) 薄膜トランジスタの製造方法
JP2503626B2 (ja) Ｍｏｓ型電界効果トランジスタの製造方法
JPH11274080A (ja) 多結晶半導体薄膜の製造方法
JPH04373171A (ja) 半導体素子の作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees