JPS61290482A - デイスプレイ装置用同期入力装置 - Google Patents

デイスプレイ装置用同期入力装置

Info

Publication number
JPS61290482A
JPS61290482A JP60132321A JP13232185A JPS61290482A JP S61290482 A JPS61290482 A JP S61290482A JP 60132321 A JP60132321 A JP 60132321A JP 13232185 A JP13232185 A JP 13232185A JP S61290482 A JPS61290482 A JP S61290482A
Authority
JP
Japan
Prior art keywords
polarity
synchronization signal
input
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60132321A
Other languages
English (en)
Inventor
敏充 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60132321A priority Critical patent/JPS61290482A/ja
Publication of JPS61290482A publication Critical patent/JPS61290482A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータ等の端末機器として用いられる
ディスプレイ装置用の同期入力装置に関するものである
従来の技術 近年、パーソナルコンピュータの普及が目ざまシく、コ
のパーソナルコンピュータの端末機器として用いられる
ディスプレイ装置にも種々の機能が必要となってきた。
その中で、単一機種ではなく複数機種のパーソナルコン
ピュータに対応シ得るディスプレイ装置において問題と
なるのは、パーソナルコンピュータからディスプレイ装
置に供給される同期信号の極性である。即ち、同期信号
の極性は、パーソナルコンピュータ側で独自に決められ
ており、機種によって正極性のものも負極性のものもあ
る。専用の端末ディスプレイの場合は問題ないが、種々
のパーソナルコンピュータを接続しようとする汎用のデ
ィスプレイ装置の場合はその極性が問題となる。
従来の技術として、第4図、第6図のようなものがある
。以下図面を参照しながら説明する。
第4図は、ディスプレイ装置の同期信号入力端子として
正負釜々の極性に対応した2種の端子が設けられている
場合の例である。第4図において、27は正極性水平同
期信号が接続される端子で、この端子27に加えられた
信号はNORゲート回路3oの入力に加えられる。28
は負極性の水平同期信号が接続される端子で、この信号
はインバータ29全通してNORゲート回路30のもう
一方の入力に加えられる。従って、NORゲート回路3
0の出力にはいずれの極性の水平同期信号が加えられて
も負極性の同期信号が得られ、ディスプレイ装置の水平
同期回路24へ加えられる。
32は正極性垂直同期信号が接続される端子で、この端
子に加えられた信号はNORゲート回路36の入力に加
えられる。33は負極性の垂直同期信号が接続される端
子で、この信号はインバータ34全通してNORゲート
回路36のもう一方の入力に加えられる。従って、NO
Rゲート回路35の出力にはいずれの極性の垂直同期信
号が入力端子に加えられても、負極性の同期信号が得ら
れ、ディスプレイ装置の垂直同期回路26へ加えられる
この方法では、ディスプレイ装置の同期信号入力端子を
水平と垂直用に各々2つ設けなければならず、端子部分
のスペースの問題があり、また、コンピュータから供給
されてくる同期信号の極性が明確でないと接続ができな
いという問題がある。
第6図は、別の従来例を示すものである。これは、正負
両極性の同期信号に対して、水平と垂直各々1つの入力
端子で対応しているもので、以下第6図、第7図を用い
て説明する。第5図において36は正または負極性の水
平同期信号が接続される入力端子、37は正または負極
性の垂直同期信号が接続される入力端子である。これら
の信号は排他的ORゲート回路38に加えられる。
第6図は同期信号入力として負極性のものが加えられた
時の動作波形を示す。第6図において、gは水平同期入
力端子3eに加えられた水平同期信号の波形、hは垂直
同期入力端子37に加えられた垂直同期信号の波形、i
はこの2つの信号が排他的ORゲート38に加えられた
時の出力の波形を示す。第7図は、同期信号入力として
逆に正極性のものが加えられた場合の状態を示す。第7
図において、kは水平同期信号入力端子36に加えられ
た水平同期信号の波形、1は同図垂直同期信号入力端子
37に加えられた垂直同期信号の波形、mu同図排他的
ORゲート38の出力の波形を示す。第6図i及び第7
図mの出力波形から明らかなように、同期信号入力の極
性が正負いずれであっても、排他的ORゲート回路38
の出力としては一方の極性のみの複合同期信号が得られ
る。
排他的ORゲート38の出力はディスプレイ装置の水平
と垂直の同期回路24.25へ各々水平同期信号と垂直
同期信号を加えるために、まず水平垂直分離回路39へ
加えられ゛る。この分離回路39としては、水平同期信
号を分離するために微分回路、垂直同期信号を分離する
ために積分回路を使用するのが一般的である。分離回路
39で分離した信号のうちの水平微分出力全第6図のj
に示す。入力同期信号の極性にかかわらず分離回路39
の出力は第6図1.第7図mで示すように同一のものが
得られるので、第7図において水平微分出力波形は図示
していない。
第6図に示す従来例の場合、入力端子数は同期信号の極
性にかかわらず水平と垂直の各1端子でよいが、水平垂
直分離回路39が必要になるという問題点がある。さら
に、第6図の従来例の場合、第6図jに示す水平分離出
力の垂直同期信号期間における位相かもとの水平同期信
号位相に対して丁度水平同期信号のパルス幅分だけ遅れ
るという問題が発生する。ディスプレイ装置の水平偏向
回路は水平同期信号で直接駆動されるのでなく、水平同
期信号と偏向信号で位相制御を行なう自動周波数制御回
路(AFO回路)で動作しているため、垂直同期信号期
間に水平微分出力位相が水平同期信号に対して遅れると
、AFC回路の時定数要素によって垂直偏向のスタート
時即ちディスプレイ画面における上部位置で表示画像が
水平方向にずれるという問題が生じる。
発明が解決しようとする問題点 上述の如く、第4図の従来例では、ディスプレイ装置に
同期信号入力端子として水平と垂直の同期信号に各々正
極性用と負極性用の2つの端子を設けなければならず、
端子部分のスペース的問題を生じ、さらに、使用者がコ
ンピュータから供給される同期信号の極性がわからなけ
れば接続が難しいという問題がある。
また、第6図の従来例では、ディスプレイ画面上の上部
位置で表示された画面が歪むおそれがあるという問題点
がある。
本発明は上記問題点に鑑み、コンピュータから供給され
てくる同期信号の極性にかかわらず、ディスプレイ装置
の入力端子は水平と垂直用の各々1端子のみでよく、さ
らにディスプレイ画面の上部が歪むこともない同期信号
入力回路金偏えたディスプレイ装置用の同期人力装置を
提供することを目的とする。
問題点を解決するための手段 この目的全達成するために1本発明のディスプレイ装置
用同期入力装置は入力同期信号の極性を検出する手段と
、入力された同期信号と同極性の出力同期信号を出力す
る回路と、入力された同期信号とは逆極性の出力同期信
号を出力する回路と、上記極性検出手段の出力によって
2つの極性の出力同期信号のうちの一方のみを選択して
取り出すスイッチ回路を備えて構成される。
作用 この構成によって、入力同期信号の極性を自動的に検出
し、ディスプレイ装置が必要とする極性の入力同期信号
が加えられた場合には、その検出信号でスイッチ回路を
動作させて同極性の出力同期信号を取り出し、ディスプ
レイ装置の同期回路へ加え、逆に、ディスプレイ装置が
必要とする同期信号と逆の極性の入力同期信号が加えら
れた場合には、その検出信号でスイッチ回路を逆に切換
えて逆極性の出力同期信号を取り出してディスプレイ装
置の同期回路へ加える。これにより、入力同期信号の極
性の如何にかかわらず、常に同じ極性の同期信号を同期
回路へ加えるようにすることができる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。第1図は本発明の一実施例におけるディスプレ
イ装置の同期信号入力回路を示すものである。
第1図において、1は水平同期入力端子、2は垂直同期
入力端子、3〜16は抵抗、17〜19及び31はトラ
ンジスタ、20〜23はダイオード、24は水平同期回
路、26は垂直同期回路、26Viコンデンサである。
抵抗3は水平同期信号のバッファ用として設けている。
抵抗4,5とトランジスタ17は入力水平同期信号の極
性を反転するインバータとなしている。抵抗9とコンデ
ンサ26は入力同期信号の極性全検出するための積分回
路である。抵抗8゜トランジスタ18.ダイオード20
.21[インバータの出力信号を遮断するスイッチ回路
、抵抗10.11.)ランラスタ31.ダイオード22
゜23はバッフ1回路の出力同期信号を遮断するスイッ
チ回路である。抵抗12は垂直同期信号のバッファ用と
して設けている。抵抗13.14とトランジスタ19は
垂直同期信号の極性を反転するインバータである。
以上のように構成された同期信号入力回路について、以
下、第2図、第3図と共に説明する。
先ず、水平同期入力端子1及び垂直同期入力端子2に第
2図a、bに示すような負極性の同期信号が加えられた
場合、抵抗9とコンデンサ26の接続点には水平同期信
号を積分した極性検出電圧が得られるが、そのときの入
力同期信号波形は低レベル期間よりも高レベル期間の方
が長いので、正極性の入力同期信号が加えられた時に比
べて高いレベルの極性検出電圧が得られる。これ金弟2
図Cに示す。この高レベルの極性検出出力はスイッチを
構°成しているトランジスタ18をオンにする。よって
、トランジスタ17のコレクタに出力されている極性が
反転された正極性の水平同期信号及びトランジスタ9の
コレクタに出力されている正極性の垂直同期信号がダイ
オード20,21全通してアースレベルに減衰され、抵
抗6,7の接続点には負極性の水平同期信号が得られ、
水平同期回路24へ加えられ、また、抵抗15.16の
接続点には負極性の垂直同期信号が得られて垂直同期回
路25へ加えられる。
次に、水平同期入力端子1及び垂直同期入力端子に第3
図d、eに示すような正極性の同期信号が加えられた場
合は、抵抗9とコンデンサ2θの接続点には負極性の入
力同期信号が加えられた時に比べて低いレベルの極性検
出電圧が得られる。
これを第3図fに示す。この低レベルの極性検出出力は
スイッチを構成しているトランジスタ18をオフにし、
他方のスイッチを構成するトランジスタ31fjr、オ
ンにする。よって、抵抗3の出力に出力されている正極
性の水平間゛期信号及び抵抗12に出力された正極性の
垂直同期信号は、ダイオード22,23′!il−通し
てアースレベルに減衰され、抵抗6,7の接続点には、
トランジスタ17のコレクタを通して負極性の水平同期
信号が出力され、水平同期回路24へ加えられる。また
、抵抗15.16の接続点KH)ランジスタ19のコレ
クタを通して負極性の垂直同期信号が出力され、垂直同
期回路26へ加えられる。
以上のように本実施例によれば、同期信号の極性検出の
ために、極性によって同期信号の高レベルと低レベルの
期間比が大きく異っていることを利用し、抵抗9とコン
デンサ26の簡単な積分回路で確実な検出を行なってい
る。また回路構成も比較的安価な部分のみで構成が可能
となっている。
また本実施例では、水平同期信号を積分して極性判別し
ているので、垂直同期信号を積分するのに比べて、積分
時定数が小さく設定でき、使用するコンデンサの容量も
垂直同期信号を積分するのに対して小さくでき、従って
安価となる。
なお本実施例では、水平、垂直同期信号が各々別々に加
えられる場合について説明したが、正または負の複合同
期信号が加えられる場合にも同様に実施でき、その場合
は入力端子4′i1つのみで行なうことができる。但し
、この場合はディスプレイ内部に水平、垂直分離回路が
必要となる。
また、一般的には、水平と垂直の同期信号が分離されて
加えられる場合には水平同期信号と垂直同期信号が逆の
極性で加えられることはまれであるが、仮に、そういっ
た場合がある時は、極性検出回路を、水平、垂直用の各
々の回路に設けることによって本発明を実施できる。
発明の効果 以上のように本発明によれば、加えられた入力同期信号
と同極性の出力同期信号と逆極性の出力同期信号とを作
成しておき、入力同期信号の極性を判別した検出出力で
上記同極性または逆極性の出力同期信号の一方のみをス
イッチ回路で切換選択して得るようにしたことにより、
ディスプレイ装置に加えられる同期信号の極性にかかわ
らずディスプレイ装置の同期回路を駆動することができ
る。従って、同期入力端子を1端子のみにすることがで
き、入力同期信号の極性が不明の場合でも直ちに接続で
きるという効果がある。さらに、垂直帰線期間に水平位
相が遅れてディスプレイの画面上部が歪むという不都合
も生じないという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例におけるディスプレイ装置用
同期入力装置の回路図、第2図は負極性の入力同期信号
が加えられた時の各部の信号波形を示す波形図、第3図
は正極性の入力同期信号が加えられた時の各部の信号波
形を示す波形図、第4図は従来例のディスプレイ装置用
同期入力装置の回路図、第6図は別の従来例のディスプ
レイ装置用同期入力装置の回路図、第8図は負極性の入
力同期信号が加えられた時の各部の信号波形を示す波形
図、第7図は正極性の入力同期信号が加えられた時の各
部の信号波形を示す波形図である。 1.2・・・・・・同期信号入力端子、3〜16・・・
・・・抵抗、17.18.19・・・・・・トランジス
タ、20゜21.22.23・・・・・・ダイオード、
24・・・・・・水平同期回路、26・・・・・・垂直
同期回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名/−
−−水一干同期入力塙か 2−−一仝直同期入ル禍号 3〜/6−−−頴1几 /7−/q−−−1−7ンソスグ 2θ〜23−−ダイオード 第 1 図            24−−−7に子
同期回路25−−−辛i同期園洛 26−−−コンヂンブ 第 2 図 寥3国 第4図 第5図 カ

Claims (3)

    【特許請求の範囲】
  1. (1)入力された同期信号の極性を検出する手段と、上
    記入力された同期信号と同極性の出力同期信号を出力す
    る回路と、上記入力された同期信号とは逆極性の出力同
    期信号を出力する回路と、上記極性検出手段の出力によ
    って制御されて上記同極性または逆極性の出力同期信号
    のうちの一方を選択的に取り出すスイッチ回路とを備え
    たことを特徴とするディスプレイ装置用同期入力装置。
  2. (2)極性検出手段は、入力同期信号の極性によってそ
    の入力同期信号の高レベル期間と低レベル期間が異るこ
    とを利用して極性を検出するものであることを特徴とす
    る特許請求の範囲第1項記載のディスプレイ装置用同期
    入力装置。
  3. (3)極性検出手段は、入力同期信号を積分回路に加え
    、上記積分回路の出力を検出信号として用いるようにし
    たものであることを特徴とする特許請求の範囲第2項記
    載のディスプレイ装置用同期入力装置。
JP60132321A 1985-06-18 1985-06-18 デイスプレイ装置用同期入力装置 Pending JPS61290482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60132321A JPS61290482A (ja) 1985-06-18 1985-06-18 デイスプレイ装置用同期入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60132321A JPS61290482A (ja) 1985-06-18 1985-06-18 デイスプレイ装置用同期入力装置

Publications (1)

Publication Number Publication Date
JPS61290482A true JPS61290482A (ja) 1986-12-20

Family

ID=15078579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60132321A Pending JPS61290482A (ja) 1985-06-18 1985-06-18 デイスプレイ装置用同期入力装置

Country Status (1)

Country Link
JP (1) JPS61290482A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117115U (ja) * 1987-01-21 1988-07-28
JPH01133491A (ja) * 1987-11-19 1989-05-25 Matsushita Electric Ind Co Ltd キーイングパルス波形整形処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS591449B2 (ja) * 1982-02-05 1984-01-12 山陽化学工業株式会社 植木鉢
JPS5917489B2 (ja) * 1975-12-10 1984-04-21 カシオケイサンキ カブシキガイシヤ バネツキオシボタン

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917489B2 (ja) * 1975-12-10 1984-04-21 カシオケイサンキ カブシキガイシヤ バネツキオシボタン
JPS591449B2 (ja) * 1982-02-05 1984-01-12 山陽化学工業株式会社 植木鉢

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117115U (ja) * 1987-01-21 1988-07-28
JPH01133491A (ja) * 1987-11-19 1989-05-25 Matsushita Electric Ind Co Ltd キーイングパルス波形整形処理装置

Similar Documents

Publication Publication Date Title
JPH0585912B2 (ja)
KR940004737B1 (ko) 슈퍼 브이지에이 모니터 인터페이스 회로
JPH0510463Y2 (ja)
JPH0510455Y2 (ja)
JPH026704Y2 (ja)
KR910001575Y1 (ko) 표시점을 사용한 온-스크린 인디케이터 회로
JP2540906B2 (ja) 信号切換回路
JPH0225180A (ja) 外部同期装置
JPH0713031Y2 (ja) 水平同期信号処理回路
JPS62143091A (ja) 同期信号極性切換回路
JPS6037594Y2 (ja) 走査線位置検出同期回路
JPS58172272U (ja) テレビ受信機のチヤンネル切り換え検出回路
JPH0528849Y2 (ja)
JPS60103969U (ja) Afcデイフイ−ト回路
JPS62133483A (ja) 画像表示装置の同期回路
JPS62152564U (ja)
JPS6059785B2 (ja) テレビジョン信号検出装置
JPS603256B2 (ja) 同期回路
JPS62294282A (ja) パ−ソナルコンピユ−タ
JPH03173272A (ja) 水平同期パルス発生装置
JPS6098971U (ja) 同期検出回路
JPH027781A (ja) 同期信号分離回路
JPS62231570A (ja) 垂直同期信号検出回路
JPH027551B2 (ja)
JPH0389484U (ja)